デザインキット開発の概要

　Tower Semiconductor社のPDK（Process Design Kit）グループは同社の戦略的市場向けのIP開発を専門に行っています。ここではCalibre Interactive（メンター・グラフィックスのCalibre物理検証および寄生抽出ツールのグラフィカル・インタフェース）を使ってTowerのプロセス・データに基づいた寄生抽出デザインキットを作成しています。これらのデザインキットはTowerのIC製造テクノロジに準拠したルール・ファイル等を提供することにより、Towerの工場で製造されたICが最高の品質と性能を発揮することを保証します。抽出結果はRaphaelフィールド・ソルバーならびにテストチップを使ってテストされ、その精度が検証されます。

デザインキットにはランセットが含まれます。ランセットとは、Calibre Interactiveで使用するテンプレートのことで、IC設計者が簡単に使えるように正しいルール・ファイル、実行ディレクトリ、その他の必要な情報をあらかじめ設定しておいたファイルです。例えばファブレス半導体メーカーに対してCalibreランセットをデザインキットの一部として提供することにより、彼らは正しい抽出ネットリストを生成できるようになり、ICの設計フローがシンプルになります。要するにランセットとは、ランセット保存時に Calibre Interactiveのユーザー・インタフェース上に表示されていたデータの記録です。ランセットをロードすることにより保存された設定内容がインタフェース上に読み込まれ、セットアップが簡単に行えます。ランセットを使用することにより、物理検証や寄生抽出を行う際に起こりやすい問題を回避することができます。

Calibre xRCの結果をRaphaelと比較

　Towerで行っている寄生抽出デザインキットの徹底したテストには2つの段階があります。ステージ1では、Calibre xRCを使って簡単な構造に対する抽出を行い、結果をRaphaelで作成されたキャパシタンス・テーブルと比較します。キャパシタンス・テーブルは断面方向のあらゆるレイヤーの組み合わせに対し、様々な配線幅と間隔に対する容量値を表したものです。ステージ2では、テストチップ上の回路に対し容量抽出を行い、データを検証します。

予期せぬ状態の発生

　VLSIエンジニアであるErez Sarig氏とCADエンジニアであるEzra Cohen-Yashar氏は、最も高精度なデザインキットを作成するために完成された寄生抽出フローを開発しなければなりませんでしたが、ステージ1のテストを行っている際に予期せぬ状態が発生しました。Calibre xRCを使って容量抽出を行い、Raphaelの結果と比較しようとすると、Calibre xRCの抽出結果がなぜかRaphaelデータと合わないのです。テスト結果は、Calibre xRCを使って抽出したデータが全てのレイヤーに対してキャパシタンス・テーブル値より高い容量値を示していました（図1）。このまま設計フローに適用してしまうと、ICのパフォーマンスに問題が起こる、あるいは製造後のICの不具合により、製造上余計な工数が必要となる恐れがあります。

メンター・グラフィックスのカスタマー・サポートからのアドバイス

　Sarig氏は、なぜ抽出結果がRaphaelデータと一致しないのかその理由を突き止めることができませんでした。Sarig氏とCohen- Yashar氏は、メンター・グラフィックスのサポート部門にアドバイスを求め、状況をメンター・イスラエルのZiv Kasherとメンター・UKのSenior Product SpecialistであるMark Allisonに説明しました。KasherとAllsisonは、台形構造を持つメタル配線の幅寸法を、Calibre xRCが下底の長さに設定しているのに対し、Towerでは台形形状のより高い位置の幅で計算している（図2）ためだと特定しました。この配線幅のくい違いにより、Calibre xRCの抽出結果が合わなかったのです。彼らはSarig氏とCohen-Yashar氏に対し、Calibre xRCのBias機能を使用することでこの2つの配線幅の違いを吸収できる、とアドバイスしました。

配線幅の補正が行われると、Calibreの抽出結果はキャパシタンス・テーブル値と比較して格段に正確な値となりました（図3）。Calibreの結果とRaphaelからのデータとの誤差は、わずか3%程度と非常に小さいものでした。しかし、テストを行った他の抽出ツールでは値の違いはかなり大きなものでした。

Ziv KasherとMark Allison、そしてメンター・グラフィックスのカスタマー・サポートからの支援を得て、TowerはCalibre xRCの抽出データがRaphaelのキャパシタンス・テーブルと正確に一致すると確信が持てました。この結果はSarig氏とCohen-Yashar 氏にとって喜ばしいものでした。なぜならばCalibre xRCを用いた寄生抽出デザインキットの完成に大きく近づいたからです。

テストチップを使った抽出結果の検証

　寄生抽出デザインキットの精度を検証するステージ2では、実際のテストチップの結果と比較します。テストチップ上に形成されたいくつかのテスト用の構造に対し容量の測定を行い、可能であればさらにRaphaelによるシミュレーションが実行されます。次に、寄生抽出を行い、ステージ1でRaphaelから得られたキャパシタンス・テーブルとの比較を行いました。また、テストチップから得られた測定データが、キャパシタンス・テーブルのデータと比較した場合、測定精度あるいはプロセス変動により若干のばらつきがある可能性も考慮されました。

Sarig氏とCohen-Yashar氏は、Calibre xRCの寄生抽出結果が、テストチップから得られた測定値と比較して、全体として3%程度という許容できる誤差範囲内に十分に収まっていることに満足しました。しかし、他の寄生抽出ツールではシリコン測定値と比較した場合、各段に大きな差異が存在し、Towerの顧客にデザインキットとして提供するには不十分であることがわかりました（図4）。

結論

　これらのテストを終え、Sarig氏とCohen-Yashar氏は、ほぼ4ヶ月にも及ぶ開発の結果、Towerが寄生抽出のための完成された信頼性の高いフローを構築し、Calibre xRCを使った精度の高い寄生抽出デザインキットを作成できた、と自信を持って明言しました。Calibreの抽出結果はシリコンの測定結果と高い精度で一致し、Towerの品質保証プロセスにおいてCalibre xRCデザインキットに不備があった場合にも、必ず修正できることが確認されました。これらのテストの成功により、Calibre xRCがTower Semiconductorの顧客に寄生抽出デザインキットを提供するに足るツールであることが確認され、Towerの顧客はTowerのデザインキットを使って最高品質の集積回路を製造できることが保証されます。