Ching-Heng Wang, Qingwei Liu
Semiconductor Manufacturing International Corp. (China)

Liguo Zhang, Gen-Sheng Gao
Mentor Graphics Corp. (China)

Travis E Brist, Tom Donnelly, Shumay Shang
Mentor Graphics Corp. (USA)

はじめに

　毎年リソグラフィ・プロセスは進化し、今や解像度の限界に近づいています。その結果、ウエハ上により微細なパターンを印刷することは可能になりましたが、多くの場合プロセス自由度が損なわれ、最適でないOPCや設計品質不良に対する感受性が高まってきました。これによりプロセス自由度が低下し、レチクル・プロセスのCD制御、スキャナーのフォーカスおよびドーズ制御、塗布現像プロセス等で不可避的に発生する変動に対する余裕がますます小さくなっています。そこで、レイアウトに含まれる弱点と歩留まり損失を最小化するため、バーチャル・マニュファクチャリング手法が必要とされるようになりました。グリッド・ベースのdenseシミュレーションを利用することにより、エッジ分割およびサイト配置に関してsparseシミュレーションでの問題が起こることなく、フルチップのシミュレーション・カバレッジが保証されます。

　まず、初回歩留まりを改善するためにいくつかの方法があります。これには、マスク・サインオフの手段としてバーチャル・マニュファクチャリングをOPC レシピ開発に利用すること、インライン監視が必要とされるレイアウト内の脆弱な領域を見つけ出すこと、そしてオリジナルのレイアウト上でどこが改善可能であるかを設計者にフィードバックすることなどが含まれます。

OPCレシピの最適化

　OPCレシピの開発においては、エッジ分割、サイト配置、繰り返し回数、Edge Placement Error（EPE）の計測結果に基づく修正フィードバック等に関する決定を行わねばなりません。これらの設定は、最終的なOPCレシピを作成する前に、いくつかの設計レイアウトを使って評価し、最適化する必要があります。これらの要素はすべて結果としてレイアウトに適用されるOPCの品質を左右するものであり、最終的にはデバイスの歩留まりの良否に結びついています。

　Calibre OPCverifyのようなバーチャル・マニュファクチャリング・ツールはこのような場面でOPCレシピ品質評価に重要な役割を果たします。バーチャル・マニュファクチャリング・ツールにより、ユーザーは様々なプロセス条件に対して、ソフト・ピンチやソフト・ブリッジが発生する場所を調べることができます。これらは製造プロセスにおいてパターンにハード・ピンチ／ブリッジが起こりやすい場所です。これらの場所を詳しく調べることにより、エラーの原因が OPCレシピにあるのか、あるいはリソグラフィ／OPCにフレンドリーでない設計を行ったことによるものかを判断することができます。図1に示す例では、バーチャル・マニュファクチャリング・シミュレーションにより、116nmの間隔で設計されていたデータから15%以上も外れて100nm未満で印刷される場所を検出しました（図1-a）。詳しく調べると、この場所のエッジ分割が最適でなかったために、サイト配置が不良となったことが判明しました。エッジ分割を図1-bのように変更することによりサイト配置が改善され、シミュレーションおよびウエハCDはターゲット通り印刷することができました。

　プロセス・ウィンドウ内でピンチおよびブリッジのチェックを行ってホットスポットを検出することに加えて、適切なゲートCD制御およびコンタクト・カバレッジがされているかどうかを検証するためのシミュレーションも行われます。これらのチェックは通常テープアウト前に実施する性質のものですが、OPCレシピのさらなる最適化により改善できる領域を探すため、既存のテストセルおよびレイアウトにも実行しました。

　図2に示す例では、メタル・カバレッジがぎりぎりのコンタクトが検出されました。さらに調べてみると、これはOPC前のバイアス処理の結果、発生していたことがわかり、これを変更することにより問題を解決できました。

設計の脆弱性

　新しいテクノロジ・ノード開発の初期段階は、バーチャル・マニュファクチャリングを使って設計の欠陥を検出すると同時に、リソグラフィ・フレンドリーでない、あるいはOPCに適さない部分を調べるチャンスでもあります。レイアウトに多少の変更を加えることのできる初期段階で、これらの脆弱性を発見することは非常に重要です。設計が確定してしまった後では、これを変更することは非常に困難または不可能であり、そのテクノロジ・ノードを使用している間、継続して問題のあるレイアウト／デザインルールとつきあって行かねばなりません。この問題を回避するためには、リソグラフィ設計者／OPCエンジニアと設計者の間に緊密なコミュニケーションが確立されていることが重要です。

　図3は、バーチャル・マニュファクチャリングを使って発見された設計上の問題の例です。左の図は、コンタクト配置のエラーの結果、コンタクト・カバレッジが達成されなかった例です。このエラーはプロセスで補正可能な範囲を超えた、デバイスの機能に回避できないエラーを引き起こしていたはずです。右図の問題箇所は設計者にはわかりにくかったと思われますが、プロセス自由度が非常に低く、コントラストが不十分のためCDコントロールが不良となる場所をハイライトしています。このケースでは、製造工程での欠陥発生の可能性が非常に起こりやすく、プロセス制御改善のため設計者がレイアウトを変更することが必要でした。この重要な段階において設計グループとプロセス・グループの意思疎通がうまくいけば、設計問題を早期に解決することにより、良好な製品ライフサイクル実現のための条件が整うことになります。

マスク・サインオフ

　量産テープアウト・フローにおいても、レイアウトがマスク製造の準備ができているかどうかの最終チェック手段としてバーチャル・マニュファクチャリングを適用しました。プロセス・ウィンドウ全体を通して各種チェックを実行した結果、製造中にデバイス欠陥を引き起こす可能性が高い領域を発見しました。この種のエラー（ハード、および深刻なソフト・ピッチ／ブリッジ、大きなゲートCDエラー、コンタクト／ビアの深刻なカバー不足等）は、レイアウト上で解決しなければマスク製造に進めないような重大なエラーです。新しいテクノロジ・ノード適用の初期段階ならば、これらのエラーは通常OPCレシピの変更で解決できますが、より深刻なケースでは設計自体の変更が必要となります。OPCレシピが成熟するにつれ、この種のエラーは発生しにくくなります。 これよりも典型的なタイプのエラーは、テープアウトおよびマスク製造プロセスを止める必要のないホットスポットです。これらは、プロセス変動に対する感受性が高い部分であり、ウエハ製造工程でインライン監視を行うことによって、不可避的に発生するプロセス変動によるデバイス故障の可能性を低減する必要があります。

　図4は、ポリCDが最適な条件下でも目標CDより低くなっており、ゲート領域のすぐ外側で若干のピンチングが発生している場所を示したものです。プロセス条件が少しでも変動すればピンチングはより深刻なものになります。このケースはデバイスの性能低下につながるものとして、オーバーレイや露光時／現像時のプロセス条件をモニタするため、分類されている箇所の1つです。危険なホットスポット・エラーとして見つかったもうひとつの例を図5に示します。この例では、最適な露光条件ではCDは目標にほぼ近いものでしたが、プロセス・ウィンドウ全体でチェックしたところ、この部分にブリッジの危険性があることが検知されました。この傾向は後にウエハ・レベルでも確認されました。実際にはブリッジは発生しませんでしたが、最適なプロセス条件外では著しい間隔の狭まりが見られ、この部分がブリッジの発生しやすい傾向にあることが実証されました。

　ホットスポット検出は、プロセス変動に対する許容度が小さくなり、デバイスの機能に与える影響がより大きい最先端テクノロジ・ノードでは、ますます重要になりつつあります。1つのホットスポットが、ランダムな歩留まりエラーの発生につながり、その発見と解決には多大なリソースが費やされます。これらのホットスポットをバーチャル・マニュファクチャリング・プロセスにおいて検出することにより、ウエハ製造プロセスを止めてしまうような歩留まりエラーを削減できます。レイアウトの中で最も感受性の高い部分はどこかということを事前に知っておくことにより、リソグラフィ・プロセスにおいてそれらのいくつかをインラインで監視することができました。これらの感受性の高い箇所が良好に印刷されていれば、デバイスのより高い歩留まり確保において大きな自信をもつことができます。

まとめ

　バーチャル・マニュファクチャリング環境でのフルチップ・コンター・シミュレーションは必要不可欠なツールとなりました。グリッドベースの denseシミュレーションをレイアウト全体に対して行うことでOPCをより良く最適化し、レイアウト毎の設計の違いに対するロバスト性を高めることができました。プロセス開発の初期段階では、リソグラフィ・プロセス・グループと設計グループが共同でOPCの困難な、あるいはプロセス・ウィンドウの小さい構造を見つけるのに役立ちました。また、テープアウト・プロセスにおいても設計をシリコン上で製造する前に重大な問題を検出し、解決するためのセーフティ・ネットとなりました。この工程ではより深刻でないホットスポットについても検出され、これらを製造工程で監視することができたため、製造プロセスの成功に対する自信を高めることができました。プロセス開発と量産フローにバーチャル・マニュファクチャリングを導入することによる効果は、初期歩留まりの改善と、タイム・トゥ・マーケットの短縮であり、これらはどちらも変化の速い半導体産業で競合力を維持するために必須の要素であると言えるでしょう。

参考文献 1. Olivier Toublan, Verification Requirements for 45nm and 65nm Optical Proximity Correction, Proc. Interface 2005
2. Chris Spence, Full-chip lithography simulation and design analysis: how OPC is changing IC design, Proc. SPIE, Vol. 5751, 2005.
3. Chi-Yuan Hung, Model-based DRC for design and process integration, Proc. SPIE Vol. 5992, 2005