GENIVIおよびオープンソースIVI開発の重要性を理解する

車載インフォテイメント（IVI）がもたらす豊かな経験と付加価値は、今日の車社会においては瞬く間に当たり前のものになりました。最も基本的なIVI機能でもGPSナビゲーション、マルチメディア、音声操作、安全性診断などを装備しています。IVIテクノロジが進化を続ける中で、自動車メーカーや大手サプライヤはいかに革新的な自社製品によって差別化を図るかという課題に直面しています。事実、IVIは、Webからのライブ・コンテンツのストリーミング取得、道路状況を知らせる車内／路上センサ活用、パーソナル／共有クラウド・ネットワークへのアクセスやデータの取得といった新たな分野での期待も高まっています。その可能性はどこまでも続く道のように終わりがありません。

IVI機能が進化する一方で、携帯電話の分野における技術も進歩しており、それはある程度、IVIシステムとして活用することが可能です。しかし、大きく発展を続けるIVIは、再利用可能なコードの欠如やオープンソース・ミドルウェアの使いにくさが問題となっています。つまり、IVIのミドルウェアは、オープンソースといっても、他のIVIアーキテクチャに対して真に「オープン」とはいえないのです。

本稿では、自動車メーカーや大手サプライヤがオープンソースのモデルに移行する際に直面する課題を考察します。IVI開発のオープンソースへの移行と最終的な開発について考える場合にはまず、GENIVIアライアンスの役割を理解する必要があります。GENIVIアライアンスは、IVIの機能について取り組んでおり、それはオープンソースのミドルウェア準拠プログラムによって再利用可能なオープンソースのIVIプラットフォームのための実用的なエコシステムを構築するというものです。本稿の最後には、IVI分野でメンター・グラフィックスが果たす役割について、IVIプラットフォームに対する5種類の技術貢献に着目しながら紹介します。 View Techpubs

MCAPI の事例: マルチコア設計におけるCPU 間通信

複数CPU を実装する組込み設計には、1 つのCPU 上に複数のコアを搭載したもの、装置のハードウェア上に複数のCPU を搭載したもの、またはその2 つを組み合わせたものがありますが、いずれのケースにしても、マルチコアをターゲットとした組込みシステムの開発は、ますます一般的になりつつあります。マルチコア・システムのソフトウェア開発に多様な困難が伴うことは周知の事実であり、各種の組込みソフトウェア・ベンダは、以前からそれらの課題に取り組んでいます。
本稿では、まず、マルチコア設計について簡単に紹介し、対称マルチプロセッシング（SMP）と非対称マルチプロセッシング（AMP）の比較、およびマルチOS システムの使用などソフトウェアに関連する部分を扱います。
本稿の中核をなすのは、Multicore Association（MCA）によって新しく策定された標準仕様であるMulticore Communications API（MCAPI）です。MCAPI は、プロセッサ・コア間の通信を実装するための合理的な方法をソフトウェア開発者に提供します。複数の異種OS 間の場合にも対応しており、本稿ではMCAPI 標準の概要を示すと共に、Mentor Embedded™ Nucleus® OS およびLinux® オープンソース・ソフトウェアのフレームワーク内でのMCAPI 標準の実装について説明します。 View Techpubs

組込みシステムのためのAndroid開発入門

Androidは、米Google Inc.（Google）の開発したオープンソース・プラットフォームで、ワイヤレス通信を使用する機器の開発のためのオペレーティング・システム、ミドルウェア、アプリケーションが含まれています。本稿では、Androidの設計、仕組み、ネットワーク対応機器の開発を加速するために、Androidをどのように活用できるかを考察していきます。また、Androidを使用した開発を始めるための基本的ガイドラインに加え、Android SDK、ツールおよびリソースについても解説し、さらに医療機器、コンシューマ・エレクトロニクス、軍需／航空宇宙システムなど、従来の携帯端末を超えた Androidアプリケーションについても討議します。 View Techpubs

すべての技術文献を表示

段階的詳細化と再利用:ESL設計を成功に導くフロー

超微細化したSoC（システム・オン・チップ）設計は今や当たり前となっていますが、これを従来のRTL（レジスタ転送レベル）設計と検証手法だけで実現することは事実上不可能になってきました。そこで、RTLよりも抽象度の高い、ESL（Electronic System Level）設計手法を導入すれば、設計の実現可能性を判断し、要件に集中して取り組み、さまざまなアーキテクチャとアルゴリズムを試行錯誤しながら、機能性、性能、電力の要件を満たすかどうかを確かめることができます。しかし導入にあたって、従来のRTL実装とは直接関係のない、抽象化されたTLM（トランザクションレベル・モデリング）を使用して構築する必要があります。

ESL設計手法のメリットを最大限に活かすためには、段階的詳細化のフローと再利用のフローが欠かせません。トランザクションレベルでモデルを変換／検証できるため、初期の抽象度の高い表現から十分に検証済みのRTLに至るまで、モデル資産を以降の作業でもそのまま保持することができます。トランザクションレベルのモデルをRTL検証時の参照モデルとして使用するとともに、初期のTLMプラットフォームを下流の実装工程で「システムレベルのテストベンチ」として再利用できるのが特徴です。

本稿では、5段階の詳細化フローの基本要素を具体的にご紹介します。フローの最初の4段階はすでに、TSMC（Taiwan Semiconductor Manufacturing Company Limited）のリファレンス・フロー11に盛り込まれており、現在のところリファレンス・フロー12の策定作業が進められています。ここでは、リファレンス・フロー11の成果を示し、リファレンス・フロー12での取り組みについて説明します。 View Techpubs

ハードウェアを考慮した仮想プロトタイピング

新たな設計が登場するたびに、プロセッサ上で動作するソフトウェアの主要機能の割合が増加しています。ソフトウェアはノートブックPC やデスクトップPC にとどまらず、通信、ネットワーク、自動車向けのデバイスにも普及しており、多くのコンシューマ機器において組込みソフトウェアが採用されています。現在の各種設計では既製の設計プラットフォームが基盤となっているので、市場で製品の差別化を図るには、ソフトウェアと優れた「ハードウェア・アクセラレータ」の組み合わせが欠かせません。 View Techpubs

すべての技術文献を表示

Questa CoverCheck - コードカバレッジ・クロージャの自動ソリューション

デバッグは依然として今日の設計フローが抱える最大のボトルネックです。エンジニアは、アーキテクチャ・モデルやRTLモデル、さらに検証コードやテストの中に潜むバグを検出することがデバッグであると考えがちですが、デバッグはカバレッジ・クロージャという骨の折れる作業を含め、設計フロー全体に関わっています。実際、未到達のカバレッジ項目を追跡していった結果、到達不能であることが判明してがっかりすることもあります。本稿では、メンター・グラフィックスのQuestaフォーマル解析手法のなかで重要な位置を占めるQuesta CoverCheckを通じて達成できるコードカバレッジ・クロージャという観点からデバッグを考察します。Questa CoverCheckには、コードカバレッジ向上のためにシミュレーション除外ファイルを自動生成するという独自の機能が備わっており、到達不能なコードへの到達を試みる時間の無駄を省きます。 View Techpubs

Veloceのエミュレーション　システムレベルのパワー解析と検証

最新世代のVeloceエミュレータは、非常に効率的で精度の高いシステムレベルのパワー・アウェア検証とパワー解析のソリューションを提供するとともに、長時間テストなどエミュレーションに欠かせない機能を備えています。

本稿では、RTL（レジスタ転送レベル）技術とゲートレベル技術から移行し、パワー解析と検証の機能および対象範囲をシステムレベルに引き上げる必要性について説明します。また、システムレベルのパワー解析と検証にとってエミュレーション技術が理想的な理由、エミュレーション機能の利用方法、そして複雑なSoCの設計、検証、品質、消費電力にエミュレーションがもたらすメリットについて紹介します。 View Techpubs

パワー・アウェア設計のスタティック・フォーマル検証: UPFベースのRTL検証

UPF（Unified Power Format）はローパワー仕様の標準規格であり、アイソレーション・セルとレベル・シフタの挿入をRTL（レジスタ転送レベル）で明示的に定義します。本稿ではRudra Mukherjeeら執筆者が、マルチ電圧設計内でバグの発生しやすい箇所を特定する方法について解説します。設計者はUPFに基づいて、パワードメイン、システム・パワー・ステート、スイッチといったパワー・マネジメント機能の仕様を含むローパワー設計意図を定義します。この情報を検証ツールに取り込むと、通常のシミュレーション・データでは検出困難だったパワードメイン／ボルテージドメインのクロッシングに対して、スタティックなリント・チェックが実行できます。本稿では、ツールを使ってフォーマル検証を自動化し、設計者の負担を軽減する方法についても紹介します。この方法ではアサーションを自動生成することによって、パワー・コントロールのシーケンスをテストしたり、スリープ・モードへの不正遷移がないかどうかをチェックするほか、リテンション・コントロール（セーブ、リストアなど）ならびに設計コントロール（クロック、セット、リセットなど）の競合状態を検出します。 View Techpubs

すべての技術文献を表示

Calibre PERC導入による信頼性検証改革のベストプラクティス

プロセス・ノード微細化の急速な進行を受けて、信頼性検証に大きな関心が集まっています。電子機器や半導体のサイズ縮小とともにデバイス酸化膜が薄くなり、かつ複数の電源電圧を有するデバイスが急増しており、設計と検証は最小プロセス・ノードに限らず全般的に複雑化する一方です。ここ5年前後は機能の多様化と電力効率の向上のために、すべてのプロセス・ノードで設計が複雑化してきています。とくに著しい傾向は、自動車、医療、通信分野のアプリケーションにおいて、高い信頼性の要求されるデジタル・コンテンツが劇増したことです。 View Techpubs

複雑なCMOS回路のトランジェント・ノイズ解析: AMSシミュレーションによる高速／高精度実現テクニック

製造プロセスの微細化が進んだことで、システムLSI設計に実装できるアナログ回路規模が大幅に拡大したことから、アナログ設計者は益々厳しくなる難問に直面しています。特に、回路シミュレーションの能力不足、シミュレーション時間の増大と精度のトレードオフが深刻な問題となっています。

従来のシミュレーションが抱える代表的な問題として、CMOSアナログ回路固有のフリッカーノイズの影響をトランジェント領域でどのように評価するかというものがあります。これまで、この影響を正しく表現、解析することはできませんでした。

当社、株式会社エー・エス・オーでは、ADC.DACなどのデジタル／アナログのインタフェースや高速のデジタル・インタフェースに高い専門性を持って設計開発をしており、いかにして、この領域でのノイズ解析を高精度にシミュレーションできるかを検討して参りました。

この度、メンター・グラフィックス社のEldo Premierの解析機能（.NOISETRANコマンド）を用いて、フリッカーノイズの影響を考慮した大規模アナログ／ミックスシグナル（AMS）回路のトランジェント解析シミュレーションを実施したところ、シリコン上の実測結果との相関性が高い結果が得られました。本稿では、確立したトランジェント・ノイズ解析シミュレーション技術について紹介します。 View Techpubs

Calibre PERCを使用した静電気放電(ESD)に関する設計課題の解決策

テクノロジ・ノードの微細化は、電源の供給電圧余力の減少、配線の寄生抵抗（Rp）と寄生容量（Cp）の増加、より厳しいエレクトロ・マイグレーション（EM）抑制、ラッチアップ、静電気放電（ESD）破壊など、回路不良を引き起こす設計課題を生み出しました。このような問題はナノメータ世代に突入してはじめて生じたものではなく、徐々に深刻化しています。現在、設計の堅牢性と動作の信頼性を確保するためには、回路検証時にこうした問題を解決する必要があります。

本稿は、今日の回路設計におけるESD保護の必要性を確認し、ESD検証の要件定義を考察した後にメンター・グラフィックスのCalibre PERCツールとCalibreプラットフォームを用いて、大規模で複雑な回路設計を高速、高精度、包括的にESD検証する方法を解説します。 View Techpubs

すべての技術文献を表示

OPCテストマスク:システマティックな抽出法による検証パターンの最適化

露光波長よりも微細なパターンを作り出すために欠かせない半導体製造技術として、OPC（光近接効果補正）に大きな注目が集まっています。光源からの光が露光波長以下のマスクを通過すると回折現象を起こし、ウエハ上に転写されるパターンの形状は設計意図と食い違ってきます。OPCは光の回折現象を考慮し、設計で意図したレイアウト・パターンにあらかじめ補正を加えることによって、最終的なウエハ上のパターンと設計意図の一致を実現する手法です。このために使われるのが、光学条件、レジスト、エッチング工程を表すOPCモデルと、パターンの補正プロセスを制御するOPCレシピです。OPCモデルのキャリブレーションは、製造プロセスのセットアップ開始時に現像、露光、実測されるテストマスク構造に基づいて実行します。

どの構造を選択してテストマスクに含めるかは、モデル・カバレッジ（元のテストマスクに存在しないレイアウト・パターンを予測する能力）に大きな影響を与えます。テストマスクは通常、モデル・キャリブレーションで使用するパターンと、キャリブレーションされたモデルの検証に使用するパターンで構成されています。先端テクノロジ・ノードではフィーチャーのサイズが微細化するとともに、誤差バジェットも縮小しています。このような状況のなかで、できる限り正確性を確保しながら最大のモデル・カバレッジを達成するためには、テストマスクが実際の設計で考えられるすべての構造を含んでいる必要があるのです。しかし、大量のパターンによるウエハ測長時間の増大、処理にかかる余分なコスト、開発サイクルの遅延といった問題が生じないよう注意しなければなりません。

本稿では、テストマスクに含めるパターンの数を最適化し、テストパターンをキャリブレーション・パターンと検証パターンに分割するシステマティックな手法を紹介します。システマティックな手法の導入によって、元のテストパターン・セットを使用した場合と同じ精度を保ちながら、モデル・キャリブレーションの時間、テストマスクに必要なパターンの数、そして開発プロセスの総TAT（Turn-Around-Time）を大幅に削減することができます。 View Techpubs

ダブルパターニング： 設計実現化から検証まで

LELE（Litho-etch-litho-etch）は、20nm のコンタクト、ビア、下部メタルレイヤに適したダブルパターニング（DP）の手法です。本稿では、LELE を用いたDP に特有の設計／製造上の特性、課題、解決策を説明します。

・ まずDP設計手法と現行のエラーのフィードバック方法を確認し、問題の特定と解決にいかに役立つのかを見てみます。
・ 配置配線工程では配置エンジンはIPセル設計で使った前提条件を考慮し、ライブラリ設計者の指示に従って配置しなければなりません。ここでは、DPが詳細配線に新たに与える影響を検討したうえで、LELEとポリゴンの分割を変えるとソリューションがどう変わるのかを見出し、詳細配線エンジンと配置配線エンジンに求められる新しい機能について述べます。
・ LELEを用いたDPの分割と重ね合わせがOPC（光近接効果補正）にとって重要である理由を説明し、重ね合わせの生成において、ルールによるものとモデルに基づいた方法を組み合わせることで、早期に効果的なソリューションが得られることを示します。
・ DP手法はリソグラフィとエッチングの処理を2回繰り返すことから、マスクのずれとイメージのラウンディングを考慮しなければなりません。OPC検証エンジンの機能を強化することで、DP後の重ね合わせのずれや鋭角箇所によるピンチングとブリッジングのチェックを可能にしました。 View Techpubs

65nm プロセスのためのAlt.PSM（Alternating 位相シフトマスク）に代わる手法

193nmリソグラフィは65nmテクノロジにおいてパターン転写手法の主流となる可能性が高い。これはk1定数が0.3レンジのリソグラフィを意味し、従って強力なRET（resolution enhancement techniques）が必要とされる。最近まで、alternating Phase Shift Masks（alt.PSM）が唯一の有効なオプションと考えられてきた。厳しいレイアウト制約、複雑なマスク製造、二重露光の必要性によるスループット低下等により、このオプションはかなりコストのかかる方法であった。微細なフィーチャー・サイズに対しても優れた解像度を提供する代替案として、クロムマスクの二重露光、つまりDDLを使ったハーフトーン（エンベデッド）PSMマスクや、クロムレスPSM（CPL）を検討する。どちらの技法も、離れたラインあるいは最小幅の約2倍のライン（CPLの場合）に対するパフォーマンス低下を補完するために解像度よりも微細なフィーチャーを必要とする。このような高度にノンリニアなパターン転写プロセスをリニアライズするためには、どちらの場合もモデルベースのOPC（Optical Proximity effect Correction）が必須である。 View Techpubs

すべての技術文献を表示

レイアウトを考慮した故障診断

近年、故障診断アルゴリズムは大きな進歩を遂げています。しかし歩留まり解析と故障解析を効率的に進めるためには、一般的に診断ツールが提供する欠陥分類、分解能、精度（故障候補数）では不十分です。レイアウトを考慮した診断が可能なTessent Diagnosisは、上記3項目すべてを改善し、FAエンジニアと歩留まりエンジニアのいずれもが満足できる強力なツールと言えるでしょう。

Tessent Diagnosisはレイアウト情報を活用し、欠陥のタイプに応じて精度と分解能を70 ～ 80%向上するとともに、物理的（レイアウト的）に有意な欠陥タイプの検出をも可能にします。例えばポリゴンレベルのデータのような有意義なレポートからは、物理的欠陥解析（PFA）エンジニアが診断結果を直接確認できます。 View Techpubs

Tessent TestKompressを使用したARM Cortex-A15プロセッサの高品質テスト

業界トップのIP（Intellectual Property）であるARM Cortex-A15がシングルコア・プロセッサやマルチコア・プロセッサとしてSoC設計に組み込まれるようになってきました。SoCの出荷テストを実行するには、適切なテスト戦略を決め、それを実現するためのDFT（Design for Test: テスト容易化設計）を実装する必要があります。従来、テスト戦略を理解し、それに対応するDFTを実装するのはDFTエンジニアにほぼ一任されてきました。

しかし、ARMコアに対しては、メンター・グラフィックスがARMと協同して、ARMアーキテクチャ用に最適なDFTを実現するリファレンス・フローが導入されました。このためDFTエンジニアはこのフローに沿って、ARM Cortex-A15プロセッサが組み込まれたデザインを最適な条件でテストできます。本文献では、メンター・グラフィックスが提案するARMアーキテクチャ向けDFTリファレンス・フローを概説します。 View Techpubs

故障モデルおよびテストの業界動向

90nm以降の微細な設計ノードでは、それ以前の設計ノードに比べ、製造テスト上の課題が劇的に増えています。90nm以前の設計ノードで頻発する製造故障は、ブリッジやオープンのようなstuck-atテストで検出できるものが一般的でした。これに対し、微細化プロセスでは、遅延故障が頻発しており、これらの故障はstuck-atテストなどの低速テストでは検出できません。

本稿では、頻発するさまざまな故障モデルとそのテスト方法について解説します。 View Techpubs

すべての技術文献を表示

FPGAのパフォーマンス向上のためのリタイミング手法

リタイミングは、1983年にLeisersonおよびSaxeにより提唱された同期回路の最適化テクニックです。それ以降、リタイミングの概念はそれほど幅広く利用され、追求されてきたとは言えませんが、最近になって設計者はより高速な処理、そして高い帯域幅を求めるようになってきました。帯域幅の問題は、ネットワークおよび通信システムにおいて最もよくあるボトルネックとなり、現在でもその状態は続いています。同時に、設計自体もより複雑で、高度なものになってきています。本稿では以下について説明します。

1) FPGA合成ツールにおいてリタイミング機能をどのように実装し、使用するか。

2) リタイミング・アルゴリズムのターゲット・テクノロジとしてFPGAが他のテクノロジより適しているのは何故か。

3) 今日のFPGA合成フローにリタイミングがどのように統合されているか。 View Techpubs

複雑なステートマシンにおけるクオリティ向上

設計中に発生するバグは、その出方に傾向がある。例えばメモリのアクセス、IPブロックとその周囲のタイミング、あるいは複雑なステートマシンなどがその代表例として挙げられます。ステートマシンが複雑になるデザインにおいて、その検証の難しさに対しては、アサーションなどの手法が用いられ始めていますが、そもそもバグを出さないようにするならば、ステートマシンのコーディング時における工夫が必要となります。ステートマシンをコーディングする場合、基本的には現在のステートと、次のステートにフォーカスしていますが、実はここにバグが出る可能性が潜んでおり、これはテキストで記述する場合でも、バブル・ダイアグラムなどのグラフィカル入力を用いる場合でも、差異はありません。HDSにおいて新しく開発された手法は、この点を改善しています。複雑なステートマシンを設計する際に有効な、新しい手法について紹介します。 View Techpubs

すべての技術文献を表示

高速PCBのレイアウト: 高速インタフェースの物理設計が抱える課題

データレートにムーアの法則をあてはめたかのように、プリント基板（PCB）の著しい高速化が進み、レイアウトも回路の一部としてとらえる必要がでてきました。DDR3やPCI Expressなどの設計で最速メモリと高速シリアル・インタフェースの性能を実現するためには、一見すると不明確な高速インタフェース特有の物理レイアウト要件を満たす必要があります。RF設計者のような思考アプローチをとらないかぎり、高速レイアウトの実現には多数の予期しない課題が生じます。ポイント・ツー・ポイントの差動ペアを使えばレイアウトを簡単に設計できるというものではなく、設計上の課題がその形を変えて存在しているのです。ここでは基板設計も電気設計の一部であることを念頭におきつつ、高速PCBレイアウト設計における重要な考慮事項と効率的な対処方法を概説します。基板設計はまず高速設計に固有のルールを定めながら電源とレイヤをどう構成するかを計画することから始まり、さらに機能の自動化やシグナル・インテグリティ（SI）シミュレーションなど高速設計に必要な検証項目を取り込む必要があります。 View Techpubs

プリント基板の高速信号波形に対するビアの影響

近年、演算速度とデータ通信速度の飛躍的な高速化にともない、数Gbpsの信号を扱うPCB（プリント基板）も増えてきました。SerDes標準で25～28Gbpsのものが出現し、先進のメモリ設計では10Gbpsを超えるデータレートを視野に入れつつあります。こうした信号の高速化は新たな設計課題を生み出しました。重大な誘電損失、トレース以外の部分のインピーダンス不連続など、信号が低速度の時代には無視できた問題が基板上の信号経路やインターコネクトを構成する電子部品によって引き起こされるようになってきたのです。

典型的なSerDesチャネルでは、信号のレイヤ間切り替えを行うビア、複数の基板をつなぐコネクタ、パッケージの接続部分がインピーダンス不連続を引き起こしています。しかし、これらの原因のうちで基板設計者が制御できるのはビアの構成に限られます。 View Techpubs

クロストークの影響とBER: 解析方法とソリューション

本稿はチャネル・クロストークに関して、実測ベースのモデル化と、BER（ビット・エラー・レート）を予測するアルゴリズムという、これまであまり話題にされなかった2つの重要なテーマを取り上げます。具体的には、マルチポートのパラメータ・モデルではなく、4ポートのSパラメータで記述したモデルを組み合わせてグループ化することにより、設計者が「近端」あるいは「遠端」のクロストーク・モデルを解析できる実用的なソリューションを紹介します。さらに、チャネル・クロストークの2つのシミュレーション方法に関して詳しく取り上げ、同期／非同期アルゴリズムを、タイムドメイン解析と統計解析に適用する方法について説明します。最後に、推奨した手順をIBIS-AMI（I/O Buffer Information Specification Algorithmic Modeling Interface）のバッファ・モデルと組み合わせた実例を示し、その長所と限界について解説します。 View Techpubs

すべての技術文献を表示

MES（製造実行システム）から最大のパフォーマンスを引き出す作業指示

プリント基板の実装工程に関わるあらゆるオペレーションにおいて、作業指示は中心的な役割を果たす存在です。世界的に有名な製造オペレーションも例外ではなく、個々の小規模な製造オペレーションの連結によって構築されています。MES（Manufacturing Execution System: 製造実行システム）あるいはMOM（Manufacturing Operations Management: 製造オペレーション管理）ソリューションを導入すると、その比類のないインテリジェンスと効率性を活用することにより、作業指示ベースのアプローチも効率化されます。本稿で紹介する作業指示とは、サプライヤと顧客間で結ばれる業務契約ではなく、製造企業の社内で出される指示のことです。具体的には、同一の製品を同じ方法で同時に製造するときの、多数ユニットの集合体への考え方ともいえるでしょう。 View Techpubs

PCB実装におけるワールドクラスのプロセス準備

プロセス準備は、プリント基板（PCB）製造に付随する単なる準備作業ではありません。利益を生み出し、質の高い製造を実現するために必須の工程です。プロセス準備の方法や使用するツール次第で、製造ラインに新製品を導入する際の目標である「例外なく、すぐに初回から正しい製造」を実現できるかどうかが決まります。

ワールドクラスのプロセス準備ツールとはどういうものでしょうか。PCB 実装の世界は非常にダイナミックです。複雑で多様な製品を高品質、納期遵守、低価格で提供することが求められています。どの条件にも、製造オペレーションに混乱を引き起こす恐れが潜んでいます。この混乱に秩序をもたらすのがプロセス準備です。プロセス準備システムは、製造、装置、プロセスの要件などあらゆる側面に、エラーや混乱を引き起こすことなく対処しなければなりません。そうして初めて、製造オペレーションの柔軟性と応答性を高め、顧客と市場の期待に応えることができるのです。 View Techpubs

すべての技術文献を表示

IGBTからECUまであらゆる熱測定可能な装置 - T3Ster

IGBTからECUまで、あらゆるデバイスの熱測定が可能なメンター・グラフィックスのT3Ster（トリスター）についてご紹介します。T3Sterは、半導体、電子装置、LEDなど、熱測定に関連する業界と研究開発機関の要請に応えるために開発された熱測定装置です。 View Techpubs

サーマル・インタフェース・マテリアルの熱特性を実環境で測定する画期的な方法

メンター・グラフィックスはブダペスト工科経済大学の研究グループと共同で、TIM（サーマル・インタフェース・マテリアル）の熱伝導特性を素早く測定する方法を新たに開発しました。これは既存の標準測定規格に基づいた再現性に優れた手法であり、ナノ粒子ベースのサーマル・グリースのように圧縮性の高いTIM に応用できます。

この手法を過渡熱試験方法に基づいて試したところ、TIMのバルク熱伝導率測定に有用であることが明らかになりました。ここで提案する測定方法は、バルク熱伝導率を測定するだけではなく、適切に温度補正することで、さまざまなTIMサンプルを対象にした熱伝導率の「実効値」測定にも適しています。熱伝導率が高いサンプルの場合は非常に高い精度と再現性で熱特性を評価できます。 View Techpubs

数値流体力学（CFD）最強の組み合わせ: 異次元解析の融合

流体力学の1分野である数値流体力学（CFD）は、コンピュータによる数値計算を使用して機械システムまたは電気システム中の液体と気体の挙動をモデル化してシミュレーションする手法です。すでに産業界で25年以上の実績があり、特に自動車産業や航空機製造産業では設計／検証のプロセスに深く組み込まれています。CFDによるモデル化とシミュレーションの最大のメリットは、物理プロトタイプ作成以前に製品あるいはシステムの設計を仮想的に非常に細かく確認、検討できることです。 View Techpubs

すべての技術文献を表示

システムデザインの革新的アプローチ: 要件に基づくモデル駆動型の設計、実装、テスト

本稿では、MDDアプローチに基づくシステムデザインについて考察します。MDDアプローチはシステムデザインの3つの主要課題である、1）シーケンシャル設計、2）ドキュメント駆動型設計、3）孤立状態での開発作業を抜本的に解決することができます。システムの全要素を統合する最終段階まで分断された開発プロセスを温存するとリスクが高まりますが、製品開発の現場では、この状況がごく当たり前となっています。プロジェクトを成功させるためには、ドメイン別に専門化された技術を結集し、必要に応じて開発全体に適用しなければなりません。 View Techpubs

xtUML と仮想プラットフォームの本当の実力

どのような業界でも、製品世代が新しくなるたびにより高い性能が期待されます。新機能と機能拡張へのニーズの高まりが、機能開発に携わる技術チームに厳しい要求を突き付けます。過剰なコストをかけずにある程度の期間内でこうした期待に応えるために、エンジニアはより効果的な製品開発手法を編み出さなければなりません。組込みシステムの世界では特にこの傾向が顕著です。

最先端のモデリング言語とツールにより実現するモデル駆動型開発（Model Driven Development: MDD）のフローを使用すれば、設計効率を劇的に改善できます。MDDはまた、再利用を支援し、後期段階に発生するリスクを減らします。高まり続ける設計機能への期待に応えようとするなら、これらの要素は必須です。 View Techpubs

メカトロニック・システム解析と物理テストを早期に連携させる方法

メカトロニック・システムの設計とテスト開発は、たいていの場合、プロジェクトのスケジュールと背中合わせです。設計とテストを同時並行して進めることができれば、システムの品質が上がり、期限内に納品できるという利点が得られます。本文献では、設計とテストの同時並行に必要なテクノロジを解説します。 View Techpubs

すべての技術文献を表示

AUTOSARの電気設計ツール支援：ECUリソース・テンプレートを使用したハーネス設計へのインタフェースの例

AUTOSAR（AUTomotive Open System ARchitecture）は近年、自動車業界におけるソフトウェア・アーキテクチャ記述の標準としての地位を確立しています。AUTOSAR本来の目的から視野を拡大し、「仮想機能バス」というコンセプトを導入することによって、ユーザはAUTOSARメソドロジを利用して総合的なEE設計アプローチで開発できるため、自動車電装アーキテクチャの開発に一貫性をもたらすことができます。この結果、電気的関連のあるモデル資産を使って論理設計を行ったうえで、最終的にワイヤ・ハーネスを生成することができます。

AUTOSARの主目的はソフトウェア開発、そして自動車アプリケーションの電子制御ユニット（ECU）構成を決定することです。AUTOSARメソドロジが定義するメタモデルには、メソドロジの特定部分をカバーする一連のテンプレートが含まれています。本稿では主に、「ECUリソース・テンプレート」を使用する設計アプローチについて紹介します。この場合、AUTOSARモデル内の電気的関連を持つモデル資産を使って、再帰的で高度に自動化されたプロセスを実行し、アーキテクチャの開発と評価を行うことができます。同時に、適切なインタフェースを導入し、非常に多岐にわたる開発分野のツールを組み合わせて効率性と一貫性を両立することができます。 View Techpubs

AUTOSAR開発とラウンドトリップ・エンジニアリング 信頼性を実現する5つのステップ

本稿では、MathWorksのMATLAB、Simulink、Embedded Coder、そしてメンター・グラフィックスのAUTOSARオーサリングツールであるVolcano Vehicle Systems Architect（VSA）を紹介し、アーキテクチャ設計環境とモデルベース設計環境における情報のやり取りと相互運用性について、5つのステップに分けて解説します。 View Techpubs

AUTOSAR開発の鍵となるラウンドトリップ・エンジニアリング

AUTOSARは7年の開発期間を経てついに、本格的な生産体制が整いました。AUTOSARベースの開発プロセスでは数々の多彩なツールが利用されており、ツールどうしのスムーズな連携が非常に重要視されています。本稿では、ツールの相互運用性にとってラウンドトリップ・エンジニアリングが必要不可欠な理由について、メンター・グラフィックスとMathWorksが例をまじえてご紹介します。自動車業界に携わるエンジニアにとって、ラウンドトリップ・エンジニアリングは反復型開発プロセスを進めるうえで欠かせない手法となっています。 View Techpubs

すべての技術文献を表示

自動車産業における電気シミュレーション、MCAD、PLM協調による設計品質、信頼性、コスト効率の向上

現代の車両は文字通り、大規模で複雑な電気機械システムと言えるでしょう。多数の企業では、このようなシステムを設計するために仮想プロトタイピング技術を導入しており、ソフトウェアを使った「モデル」の作成、解析、最適化によって、ハードウェア・プロトタイプよりも大幅にコストを削減しています。仮想技術は、機械アセンブリ（メカASSY）だけでなく電気シミュレーションも踏まえて、電気的動作と性能を予測することができます。電気ドメインと機械ドメインを切り離すことは不可能なため、設計者は両方のドメインの統合と同期、データ管理、設計変更の管理に取り組まなければなりません。 View Techpubs

電気自動車の時代を告げる最新のEDS設計ツール

電気自動車プラットフォームの発展とともに設計者が抱える課題は増大しています。配線システムにおけるバッテリの配置や、高電圧レベルの信号と低電圧レベルの信号の間のクロストーク除去など、問題は多岐に渡っています。今日の最先端のEDS（車両内配線システム）設計環境には、製品計画の実現や今後の純電気自動車の需要を支える上で必要な機能が盛り込まれており、設計者のニーズに応えています。 View Techpubs

電装設計のコストと時間を削減するデータ一元化ツール

自動車の電装システム設計においては、「まず図面ありき」という姿勢が各プロセスを貫いているのが一般的で、伝統的とも言えるでしょう。しかし、プラットフォームが論理設計、物理設計、さらに先の段階へと進むにしたがって増え続けるデータに関して、図面は限られた1 つの観点を提示しているに過ぎません。では、他の観点はどうでしょうか？これらも重要性において決してひけをとりません。例えば、調達の立場（設計上、必要になる部品はどれか）、エンジニアの立場（これらのスイッチをオンにした場合、実際にモータを稼動できるかどうか）、そして監査の立場（最新の設計データかどうか、サインオフ済みかどうか）などです。

車両設計において、増大するコストと複雑性（そしてこれらの相互作用）が主要課題となっています。これらの課題に対する体系的なソリューションとして、データを一元化した設計フローが自動車OEMとサプライヤの注目を集めはじめています。設計のどのステージにおいても、一貫性のあるデータが容易に入手できるからです。

データが一元化された環境では、データがすべてを支配します。同期されたデータは、ドメイン間や異なった構造の間をシームレスに流れ、全ツールが共通のデータモデルを使うことができます。設計プロセスのあらゆる段階で、車両の全部品を（共通のデータモデルで）表現することが可能になります。したがって、製品の企画、設計、プロセス監査の担当者ならびに調達に関わる全員が同じデータに基づいて解析と視覚化を行うことになります。 View Techpubs

すべての技術文献を表示