製造とのギャップを埋める

　 製造者は、歩留まりの低下によりテープアウト後の修正だけでは全てを解決できないことに気づかせました。65nm 以下のプロセスでは、最高の RET処理を施した 製品でさえパターン転写忠実性の維持に困難な時間を費やします。特定のプロセス条件下の特定のレイアウト図形では、RET の適用如何にかかわらず欠陥が発生します。この種のプロセス変動問題には、設計段階で対処する必要があります。

しかし、DFM 手法の採用においては、全ての手法が同一ではない、すなわち「特定の DFM 手法は RET 製品と共に使用されるが、別の手法では使用されない」ということを製造者も理解する必要があります。DFM では、製造チームが使用しているツールと矛盾しないツールを活用することが賢明であり、これにより各種の情報を正確かつシームレスにレイアウト設計者にフィードバックすることが可能となります。汎用的でシリコン実績に基づいていない RET 手法では、このようなコミュニケーション・ループを構築できません。

特に LFD では、製造者が製造実績のある RET 設定とプロセス・ウィンドウをまたがるプロセス・モデルを、特定のデザインのモデル化や変動のシミュレーションに活用することで、効果が得られます。標準的なプロセス条件および複数のプロセス・ウィンドウ条件の両方で、正確に定義され実績のある手法を用いて精密にキャリブレーションされたプロセス・モデルで作業することが重要です。製造で使用されない RET ツールでは、標準的な条件下でも正確性を得られることはほとんどなく、異なるプロセス・ウィンドウ条件下ではなおさらです。130nm のプロセスでは、簡単な光学モデルである程度の結果が得られたかもしれませんが、90nm を下回るプロセスでは、キャリブレーションされた光学、レジスト、およびエッチングモデルの使用が必須となります。

これまで、ファウンドリ（特にファウンドリ－ファブレスのビジネス・モデルの場合）は IP（Intellectual Property）の流出を恐れ、データの公開をためらっていました。しかし現在では、シミュレーションを進めることが可能な暗号化機能が存在します。歩留まりの向上に最も寄与する変更対象領域に関する推奨情報を含め、設計者が正確で価値あるシミュレーションを進める上で必要なデータの利用を抑制させないためにも、ファウンドリは、どの部分を暗号化対象とすべきかを決定することが求められています。

また最終的に、このデータを設計者にとってアクセス可能で直感的にわかりやすいものとするために、ファウンドリは、設計者による理解と操作が容易となるよう便利で慣れ親しんだ出力を提供する必要があります。おそらくDRC的な出力形態が最もふさわしいでしょう。エネルギーやドーズ条件、RET設定、プロセス・モデル、チェック対象となるパラメータ設定可能なモデルを含む「LFDキット」は、フローや一連のタスクをASCIIフォーマットで記述したわかりやすいチェック結果データベースとして提供可能です。フローにより起動される各種ライブラリ構成要素はコンパイルと暗号化が可能で、これによりファウンドリの製造設定に関する IPを 保護することができます。

設計フローに対するLFDの採用

　　一見すると、LFDフローはセル設計者にとって大変大きな負担のように思われます。チップ設計者でリソグラフィに関する知識や経験を持つ人はほとんどいないからです。このため、設計者の行うレイアウトや設計フローに簡単に統合可能な形式で必要なデータが提供されることが重要です。LFDツールが設計繰り返し工程の一つのような形で設計フローにプラグインして利用でき、最初にレイアウトを作成したのと同じレイアウト・エディタを使って編集が行えれば設計者にとって理想的です。

LFDキットを使うことにより設計者はシミュレーションを行い、特定のリソグラフィック・プロセス・ウィンドウにおいてレイアウトがどのように転写されるかを検証できます。シミュレーション結果には、変更によって歩留まりの改善が最も見込める部分はどこかということについてのアドバイスが含まれる場合もあります。最新の物理検証プラットフォームと調和させることにより、設計者はレイアウト・ビューア/エディタおよびCalibre RVEまたはCalibre DESIGNrevのような結果表示環境を使ってチェック結果や変動データベースを確認できます。設計者はオリジナルのレイアウト設計環境で、従来の設計繰り返し工程と同じ要領で必要な変更をレイアウトに対して行うことができます。

先進的な LFD 製品では、レイアウト設計者がトレードオフ判断を行うための指標も提供します。このDVI（Design Variability Index）は、設計の変動性をとらえることにより、プロセス変動に対してよりロバストな設計を作成しようとするもので、値を小さくすることを目標とします。LFD設計フローでは、この指標を使って異なるレイアウト実装を比較し、DVIの最も低い設計を選択します（図3）。

図3：Design Variability Index (DVI)は、プロセス変動に対するロバスト性を高めるためにはどのレイアウト構成がベストかを決定するための指針データを提供します。(クリックすると

OPCを含め、ファウンドリで行われるパターン転写プロセスに関する詳細は設計者ではなく LFD キットが認識します。設計者にはプロセスの影響のみが示されます。シミュレーション情報は、現在のDRCルールとよく似た形態で設計者に対して提示され、設計環境内で結果データのクラス分けや並べ替えが可能です。このデータには、可能性の高い解決策に関するコメントも含まれます。

設計者がLFDモードでの作業に慣れるにつれ、どのようなレイアウト設計要素が製造プロセスに好影響をもたらすかを理解していくでしょう。そして次第に、ユーザーはトラブルを回避するモードで設計、つまり製造プロセスを意識した設計を自然に行えるようになります。「DRCクリーン」なデザインを完成するという目標は、「DRCおよびLFDクリーン」なデザインを完成するという目標に変わっていくのです。そしてファウンドリ側では、歩留まり管理担当者は OPC の諸問題を最小限にとどめることができ、マスクの製造もしやすくなります。 歩留まりを考慮した設計は、繰り返し、且つ対話形式で行われるため、スタンダード・セル、カスタムブロック、あるいはチップ・アセンブリといった種別に関わらず、あらゆる既存の設計フローに良好に適合します（図4）。

図4：LFD のイタレーション・ループは、スタンダード・セル、カスタムブロック、アナログ等のあらゆる設計フローに容易に適用可能です。( (クリックすると拡大表示します)

まとめ

　　プロセスの変動は避けられませんが、そこからの影響はモデル化が可能であり、最小限に抑えることが可能です。しかしな がら、プロセスの変動をとらえてレイアウトのロバスト性を改善することは、DFM において大きな新しいステップです。スタンダード・セルと IP のプロバイダにとって、設計フローにLFDを取り入れることは、歩留まりの影響が問題となることを防ぎ、全体的な歩留まり結果の改善に貢献するための方法 です。LFD クリーンな設計というゴールに向けて、今日開発されている様々な技術により、新しいプロセス・ノードでの歩留まり阻害要因の影響を管理するための基盤が形 成されつつあります。これまでは、歩留まり制御の大部分は製造側に依存していました。LFD フローにより、設計者も歩留まりの低下防止と、より高い歩留まりを得るための改良に貢献できるのです。

※Chip Design Magazine（www.chipdesignmag.com） の許可により掲載されました。



以下に有料となりますが、海外で紹介されたCalibre LFDのユーザー事例が掲載されています。是非ご参考にしてください。

SPIE 06

Luigi Capodieci [6154-1] - AMD
From Optical proximity correction to lithography-driven physical design

Cyrus Tabery [6152-194] - AMD
Advanced DFM applications using design-based metrology on CD SEM

Cyrus Tabery [6152-51] - AMD
Evaluation of OPC quality using automated edge placement error measurement with CD-SEM

Luigi Capodieci - AMD
Design-driven metrology: a new paradigm for DFM-enabled process characterization and control: extensibility and limitations

Chas N. Archie - AMD
Metrology, Inspection, and Process Control for Microlithography XX


BACUS 06

Kai Peter [6349-14] Infineon
LFD methodologies applied to library cells

C. Wang [6349-115] SMIC
An effective layout optimization method via LFD concept

Wolfgang Hoppe [6349-190] Qimonda
Beyond rule-based physical verification