HDL Designer Series

受講期間1日間
受講費用60,000円(消費税抜)
PASSBOOK1トークン

コース概要

HDL設計環境 HDL Designer Series を使用するためのデザイン・エントリからデータ管理、ModelSim とのダイレクト・リンクによるシミュレーション・デバッグ環境といった基本的な操作方法について学びます。

コース内容

  • HDL Designer Series の概要
  • 設計フローとデータ管理
  • HDL Designer Series のエディタと基本操作
    • ブロックダイアグラム
    • IBD (Interface Based Design)
    • ステートダイアグラム
    • フローチャート
    • トゥルーステーブル
    • シンボル/Tabular IO
  • ModuleWare
  • テストベンチ
  • HDL Import
  • HDL 生成と各種ツールとのプラグイン設定
  • ModelSim とのインターフェースによるオブジェクト検出機能
  • ModelSim とのインターフェースによるデバッグ環境

実習ラボ

  • 上記のコース内容にそってWindows上での実習を行います
  • お問い合わせもしくは受講予約時に、ご使用の言語(VHDL or Verilog)をお申し出いただけますと幸いです

受講対象

  • 回路設計者、システム設計者

前提知識

  • 既に ModelSim: HDL Simulationトレーニングを受講されている方、または、VHDL、Verilog いずれかの基本的な言語知識を有する方

関連コース