

Calibre InRouteは、物理設計の中で製造サインオフを達成できる新しい設計/検証プラットフォームです。

物理設計で真の製造サインオフ

Calibre® InRouteにより、製造サインオフのゴールドスタンダードであるCalibreプラットフォームとOlympus-SoC™配置配線システムを、単一の対話型設計および製造クロージャ・プログラムとして使用できます。Calibreの機能を直接Olympus-SoC環境内から起動できるようにすることで、Calibre InRouteは、物理インプリメンテーション設計中に、真のサインオフ解析およびDRC (Design Rule Checking)、さらにDFM (Design For Manufacturing) 問題の自動修正を実行します。製造サインオフを達成するのに必要な繰り返し回数を削減して開発コストを最小化するとともに、Time-to-Marketの短縮を実現します。

先端ノードにおける製造サインオフの課題

ICレイアウト・フィーチャーが微細化するにつれ、製造上の制限により理想的な線幅、厚さ、形状と比較して大きなばらつきが生じ、ICの歩留まりと性能にますます大きな影響を及ぼします。これらの問題に対処するため、デザインルールの数は増え、複雑化し、新たなDFM解析も必要となっています。

従来の配置配線ツールは、このような複雑な問題に対応することができず、必要なサインオフ精度を持っていません。従来ツールはデザインルールとテクノロジー・ファイルに基づいていますが、これらはサインオフ・ファイルと比較して古い、あるいはより複雑なレイアウト制約を表現することができない場合があります。IPの利用が増加するに伴い、GDSIIで表現される実際のIPレイアウトと、配置配線で使用する抽象化されたビューの間にミスマッチが生じる可能性があります。これらの問題はサインオフ時に発生するDRCおよびDFMエラー数の大幅な増大につながる可能性があり、その結果ECOを何度も繰り返し、収束にいたらない恐れが生じます。これらの問題の修正が自動化されていないこと、またインプリメンテーション設計ツールとサインオフツール間の膨大なデータの転送により、ECOサイクルがさらに遅れ、プロジェクトの期間が長期化する可能性があります。また、DFMのための改良、例えばメタルフィル、CMP、CAAが、タイミング、消費電力、シグナル・インテグリティといった従来の設計指標に影響を及ぼし始めています。

古いテクノロジー・ノードには有効であった設計後に検証するフローも、管理や予測できない問題により、Time-to-Marketの遅延や無駄な設計者のリソースが増えつつあります。

主な利点:

- Olympus-SoC内でのCalibre検証済み物理設計
- ゴールデン・サインオフ解析および自動修正をOlympus-SoC環境内で実現することにより、繰り返し工程を解消
- ECOを最小化し、膨大なファイルの転送を解消することにより設計チームの生産性を大幅に向上
- Olympus-SoCユーザーへのシームレスな導入
- Calibre DRC/DFM、Olympus-SoCという業界で実証済みテクノロジーをベースに構築
- あらゆる製造上の要求仕様に対する、収束性の高い解析、予防、修復機能によりサインオフまでの期間短縮

製品の機能:

- Calibreサインオフ・エンジンを配置配線中にネイティブに起動
- ウィンドウ・モードまたはバッチ・モードの解析および修復をサポート
- DRC、LVS、CAA、CFA、CMP、LFD違反の自動的かつタイミング・ドリブンの修復を実施
- オンデマンドでのGDSII抽象化
- 革新的でスケーラブルなOpen Routerアーキテクチャ
- Calibre環境のセットアップおよびルール選択の簡易性

Calibre InRouteの独自のアーキテクチャ

革新的なOpen Routerアーキテクチャに基づいているCalibre InRouteにより、Olympus-SoCは、ルータの内部ループ内でCalibre SVRFベースのDRCおよびDFMをネイティブに起動します。

プラグ&プレイでOlympus-SoC DRCエンジンまたはCalibre DRC/DFMエンジンを利用できるようにOlympus-SoCのサーチ&リペアエンジンとDRCチェッカは分離されています。Calibreエンジンが発見した違反はすべてルータにより自動的に修復され、Calibreサインオフエンジンでインクリメンタルに検証されます。このアーキテクチャでは、両エンジンがホステッド・データモデルに基づくためデータ転送の必要がありません。


Calibre InRouteは、Calibre nmDRC、Calibre nmLVS、Calibre LFD、Calibre CMPAnalyzer、Calibre YieldAnalyzer、Calibre YieldEnhancerを含むCalibreサインオフ機能のすべてにアクセスできます。また、DFM、タイミング、消費電力指標を同時に最適化することができるOlympus-SoC MCMベース解析および最適化機能のすべてが含まれています。

配置配線でCalibreの保証

製造に関するレイアウトの問題をチェックし修正することは、ターゲットとなる製造プロセスの正確なモデルがなければ意味がありません。Calibre InRouteは、最も正確で最新の「ゴールデン」サインオフ・デザインルール・ファイル (Calibre SVRFベース) およびモデルベースの検証を使用し、レイアウト終了後に予期せぬ違反が発見されることにつながる、サインオフ・ルールとインプリメンテーション・ルールのミスマッチを解消します。Calibre InRouteは、オンデマンドのGDSII抽象化もサポートしています。これにより設計者は、IPのレイアウト・ビューと物理設計で通常使用される抽象化されたビューの間のミスマッチから生じるLVSおよびDRCの問題を発見できます。

最先端のプロセスを幅広くカバーした、詳細なCalibre DRCおよびDFM用ルールファイルは、TSMC、GLOBALFOUNDRIES、UMC、SMICを含む世界の多くの半導体ファウンドリから入手できます。

Signoff Driven Automatic Prevention & Repair



Calibre InRoute は、Olympus-SoC 環境内でサインオフ DRC、DFM 解析および自動インクリメンタル修正を行い、Calibre-clean なレイアウトを保証します。

導入しやすいフロー

Calibre InRouteは、Olympus-SoCフローの自然な延長としてのシームレスな設計/検証環境を提供します。Calibre InRouteは見た目も操作性もOlympus-SoCと変わらず、定義済みのSVRFルールデックを使用するために新しいルール言語、ツール、メソドログを習得する必要がありません。Calibreがチェックを行い、対応するサーチ&リペアを対話式に起動することも、バッチ実行することも可能です。Calibre InRouteが検出するすべての違反はOlympus-SoCデータベースに存在しており、エラー・ブラウザを使って確認、編集することができます。

Calibre InRouteが提供する包括的サインオフ・プラットフォームは、Olympus-SoCのレイアウト最適化機能と、製造サインオフのゴールデン・スタンダードであるCalibreの力を統合したものです。Calibre InRouteは配置配線に真の製造サインオフ環境を提供し、収束性の高いエラー防止および修復フローによりECO繰り返し工程を最小化します。Calibre InRoute独自のスケラブルなアーキテクチャは、すべての現在および将来にわたるDRC/DFMクロージャのニーズに対応できるよう設計されています。ユーザに対するメリットは、Time-to-Marketの短縮、開発生産性の向上、最高の品質結果です。

Copyright © 2010 Mentor Graphics Corporation. All rights reserved.
Mentor Graphics は Mentor Graphics Corporation の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。
製品の仕様は予告なく変更されることがありますのでご了承ください。

メンター・グラフィックス・ジャパン株式会社

本社 〒140-0001 東京都品川区北品川4丁目7番35号 御殿山ガーデン
電話 (03) 5488-3030 (営業代表)
大阪支店 〒532-0004 大阪府大阪市淀川区西宮原2丁目1番3号 SORA 新大阪21
電話 (06) 6399-9521
名古屋支店 〒460-0008 愛知県名古屋市中区栄4丁目2番29号名古屋広小路プレイス
電話 (052) 249-2101
URL <http://www.mentorg.co.jp>