高比率レートアダプタのモデリングと合成

高比率レートアダプタのモデリングと合成

整数レートにおさまらない比率のデシメーション(間引き)またはインターポレーション(補間)を用いたサンプルレートアダプタを設計するのに必要な内容をダウンロードできます。

2未満の比率を持つデシメーションやインターポレーションは、それをカスケード接続のフィルタとして実装した場合、大きな比率のインターポレーションやデシメーションを用いる効率の悪い実装となる可能性があります。このダウンロードに含まれるドキュメントでは、こうした高比率レートアダプタの最小ハードウェアと効率的な実装を実現するアルゴリズムソリューションを検証しています。

含まれるもの

この圧縮フォルダには設計ソースコード例とともに、簡単なテストベンチとアプリケーションノートが含まれており、あらゆる高比率レート変換に適用可能な37/50レートアダプタの設計を詳述しています。

  • downconverter.cpp - C++によるコア実装
  • downconverter.h - 実装のヘッダファイル
  • linear.cpp - フィルタなし線形補間のC++実装
  • script.tcl – Catapult HLSのスクリプト
  • tb_downconverter.cpp - 実装のテストベンチ(C++テストとRTLでの再利用のため)
  • アプリケーションノート - 高比率レートアダプタのモデリングと合成
製品情報リクエスト