I/O Designerを使うと、設計者は、基板のコストを削減し、製品性能を向上させるとともに、FPGA/PCBのプロセス効率を最適化できます。I/O DesignerはFPGAベンダが供給する最新のデバイスをサポートしており、FPGA設計をPCB回路図に取込み、そのままレイアウト工程へと進むことができます。さらに、PCB設計プロセスでピン交換とレイアウトに基づいたI/O最適化を可能にし、Correct by Construction手法によるFPGA I/Oの割り当てを行います。

利点

  • FPGA/PCBの協調設計プロセスを実現
  • 最新のFPGAベンダのデバイスをサポート
  • Correct by Construction手法によるI/Oの割り当て
  • PCBシンボルと回路図を迅速かつ簡単に作成
  • PCB設計プロセスでのI/O最適化とピン交換
  • PCBレイアウトに実配置された部品の方向に基づいたI/Oの最適化

技術仕様

  • 最新のFPGAベンダのデバイスをサポート
  • PCBレイアウトに実配置された部品の方向に基づいてI/Oの最適化やピンの交換を双方向に実施
  • 各デバイスに内蔵されたデバイス固有のI/O割り当てルールによってピンの割り当てを簡素化
  • 社内ライブラリから一般的なFPGAシンボル/シンボルセットを使用することも、特定のFPGA設計用にカスタムのシンボルセットを作成することも可能
  • どの信号がどのデバイスピンに接続されているか、またそれらのピンが元のボードレベルのバス構造にどのように対応しているかを特定し文書化
  • フロー間のデータ一貫性を管理し、FPGA配置配線の最新の制約条件を自動生成
  • ドラッグ&ドロップ操作が可能な使い勝手の良いGUI画面で、変更もリアルタイムに表示
  • LMS、EDIF、XML形式の回路図シンボルのインポートが可能
  • Actel、Altera、Lattice、Xilinxの各種FPGAベンダをサポート
製品情報リクエスト