電気的サインオフ(ESO)

電気的に正しいPCB設計を初回から目指すESOプロセス

HyperLynxは電気的サインオフ(ESO)フローを構築し、デザインルールチェック(DRC)のコストと設計手戻りを少なくすることで、以下の領域における設計品質を向上させます。

  • ESOプロセスの定義
  • ポストレイアウトでのシグナルインテグリティ(SI)解析のESO
  • DDRxのタイミング設計のESO
  • 電源プレーンのESO – ACプレーンのインピーダンス/ノイズ解析

PCB設計の大半は設計当初は何らかの電気性能の欠陥を抱えています。これらの設計欠陥を検出し、その深刻度を評価することは、制約条件の多い設計においてはとりわけ難しい課題です。

特長

複雑なPCBの電気的サインオフ(ESO)フローを幅広く、そして奥深くサポートしているHyperLynxは、レイアウト設計者とSI/EMIのエキスパートに最適なツールとして選ばれています。

HyperLynx DRCは設計ガイドに遵守したチェックプロセスを自動化し、電気的サインオフ(ESO)フロー全体を管理することを可能にします。電気的サインオフ(ESO)の新規要件に対応して継続的にルールを追加し、設計カバレッジを広げて拡充を行い、すべてのルールに対してPCBカバレッジを100%実現します。

HyperLynx SIは高精度の2D/3D SerDesチャネル特性評価とクリティカルネットのタイミングマージン解析によるSIの電気的サインオフ(ESO)のためのツールです。

アイマスクの規定値とビットエラーレート(BER)の許容値をSerDesチャネルのアイの品質と比較して電気的サインオフ(ESO)の成否を判定します。設計に含まれる1つ1つのネットをバッチでシミュレーションすることにより、タイミングマージン解析を行います。

 

HyperLynx DDRのウィザードにより電気的サインオフ(ESO)のシミュレーションと測定のほとんどを自動化できます。この作業はレイアウト設計後のDDRインタフェースタイミング性能を検証する上で非常に重要です。

HyperLynx DDRを使用することで、エンジニアは解決すべきタイミングの不具合を簡単に特定し、電気的サインオフ(SEO)を実現できます。

 

HyperLynx PI DC Dropは電気的サインオフ(ESO)ガイドラインで定める電源プレーン電圧降下の許容値を超えた発生地点をチェックします。

HyperLynx Thermalとの協調シミュレーションを実施すると設計全体に対する最終的な導電プロファイルが分かるので、熱の影響を考慮した導電率を使ったモデルによるシミュレーションを再実施する必要がある場所を特定できます。

 

HyperLynx PI ACは電源プレーンが電気的サインオフ(ESO)のピークインピーダンス基準を満たしているかどうかを確認します。

また、過剰なACノイズの発生箇所を特定できるので、必要に応じてレイアウト変更することも可能です。

製品情報リクエスト