Visual Elite HDL

Visual Eliteは、強力なHDLの実装インフラストラクチャ上に構築されているのと同時に、極めて高度なESL(Electronic System Level)およびTLM(Transaction Level Modeling)のコンセプトとメカニズムを提供します。

 

TLMからRTLへの継続的な設計フロー

SystemC TLMブロック、VHDL/Verilogブロック、システムに組み込まれたソフトウェアブロックはすべて、単一のシステムに統合して管理する必要があります。さらに、そのシステムを検証して、段階的な実装を行います。

Visual Eliteは、さまざまな言語と設計入力手法を提供しており、ユーザはそれぞれのモデリングニーズに最適なアプローチを選択できます。Visual Eliteでは、ブロック図、ステート図、接続テーブルなど、テキストベース入力とグラフィカル入力の両方がサポートされています。設計者は、VHDL、Verilog、SystemC、またはそれらの組み合わせにより、製品の設計や構築が可能です。

Visual Eliteを利用すると、分散した設計チームでも、設計プロセス全体を効率的に制御および管理できます。テキストからグラフィックスへの変換機能など、組み込まれた文書化機能と再利用機能によって、設計管理が簡素化されています。データ/プロジェクト管理のための設計インフラストラクチャのもとでは、チームリーダーは一貫した設計フローと手法を維持できます。文書化機能は、Microsoft OLEやFrameMakerとの連携が可能です。チップアーキテクトと設計者は、この機能を通じて、HTML内の階層ビューをはじめ、アイデアや設計要求を共有できます。

Visual Eliteは、既存の混在言語設計との連携や、SystemC RTLをHDLに割り当てるなどの異種言語間のモデル配布が可能です。モデル生成は、各種のSystemC/HDL合成ツールに合わせて行えるので、単一ソースのモデリングを実現できます。Visual Eliteは、SPW、Matlab、一般的なFPGAコアライブラリなどのツールのカスタムモジュールをサポートしています。

特長と利点

  • さまざまな抽象レベルを組み合わせ可能
  • ネイティブ言語のフロントエンドにより、学習期間を短縮し、採用を促進
  • 直感的な設計手法によって、設計の共有および再利用が可能
  • リビジョンの追跡管理と文書化を改善
  • SystemCとHDLの混在言語に対応した設計および統合
  • 多彩なテキストベースおよびグラフィカル入力の設計手法
  • 異種言語間のコード生成
  • SystemC/HDLデータフロー設計向けの独自のマクロセット
  • ソースコードをグラフィカル表示に自動割り当て
  • Vista、Questa、その他の混在言語シミュレータとの連携
製品情報リクエスト