メンター・グラフィックス、
Mentor Enterprise Verification Platformを強化、
高レベルの性能とローパワー検証生産性を実現

2015年06月09日

メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、エンタープライズ向け機能検証プラットフォームであるMentor® Enterprise Verification Platform(EVP)を強化し、より優れた性能と生産性を実現したことを発表しました。今回の機能強化は、Mentor EVPのシミュレーション、デバッグ、フォーマル検証、カバレッジクロージャ、ローパワー検証のすべてを対象としたものです。

強化された性能
Mentor EVPの礎となっているQuesta® Simulationの検証エンジンは、VHDL/Verilogシミュレーションそのものの性能とインクリメンタルフローの両方を改良するとともに、個々のシミュレーションごとに必要となるスティミュラス適用前に共通する「セットアップ」時間を共有し、時間のかかるシミュレーションを毎回、数時間単位で短縮する新しいチェックポイント/リストア/修正/実行フローを追加することで、最大4倍の高速化を達成しました。さらに、Questaにネイティブな新しい高速ログ出力技術により、デバッグモードのシミュレーションをこれまでよりも2~4倍速く、1/3程度のメモリ使用で実行できるようになりました。また、Visualizer™ Debug Environmentと組み合わせると、「スマート」な再構築テクニックを利用でき、同時にデバッグファイルの大幅なサイズ縮小が可能になります。両製品のコンビネーションは、今日市販されているデバッガのなかで最短のTATを実現します。

「Visualizer Debug Environmentを導入してわずか数か月間で、検証性能が飛躍的に向上しました。シミュレーションデータの後処理解析にVisualizer Debug Environmentを活用したため、対話型シミュレーションと比べて、高効率かつ高スループットでデバッグできたことが大きな理由です。」Pixelworks、Senior Manager of Verification and Methodology、Ramesh Shanmugam氏は、上記のように述べています。

カバレッジドリブンの検証フローでは、数百から数千に及ぶ回数のテストから出されるカバレッジ結果のマージにかかる時間が、検証性能の大きな阻害要因になることも少なくありません。データをマージしてランク付けする技術を改良したQuesta Verification Managementは、これまでよりも最大10倍の速度でデータを収集、解析できるようになりました。Accellera UCIS標準に準拠したUCDB(Unified Coverage DataBase)を迅速に生成できるため、現在の検証品質を素早く評価し、短時間でカバレッジクロージャを達成します。

Questa Formalの検証エンジンは、CDC(Clock Domain Crossing)、プロパティチェック、Xステート解析、接続チェック、セキュリティチェックをはじめとする多数のフォーマルアプリケーションにより、検証速度を最大8倍高速化します。Questa Formalは、Questa Simulationとシームレスに連携するとともに完璧に補完し、双方のエンジンの性能向上をもたらします。最終結果を得るまでの時間を短縮でき、検証スケジュールの前倒しと最終製品の品質改善が見込めます。

ローパワー
最速のUPF/RTLネイティブシミュレータであるQuesta Power Aware Simulationは、市販のシミュレータとして初めてIEEE 1801 UPF 2.1をサポートしました。UPFローパワー設計の自動スタティック/ダイナミックチェックにより、UPF記述の電力管理構造とその振る舞いを素早く検証できます。UPFベースのカバレッジ指標とテストプランの自動生成機能は、ローパワー設計のカバレッジクロージャに何が必要となるかをユーザが理解し、正確に追跡するのに役立ちます。また、生産性に優れたローパワー検証メソドロジを有効活用できるように、UPF2.1を完全にサポートしていない下流ツールへの対応としてUPF 2.1から同等のUPF 1.0を生成する機能も備えています。

Visualizer Debug Environmentには、パワードメイン、ソース/同期のクロッシング、アイソレーション、レベルシフタなど、UPF形式のすべての構造を表示できる一連のウィンドウセットが、パワーアウェアデバッグ向けに用意されています。UPF違反やその結果の波形表示も単一ツールでサポートします。UPFインスツルメンテーションをハイライトしたRTL設計ソースと回路図の一体的なビューを使用して、パワー管理構造をRTL設計上で簡単に把握、探索できます。

「リグレッションテスト、デバッグ、カバレッジなど、すべての検証段階において最速で結果を得られる高性能な検証エンジンを顧客は求めています。Mentor EVPは、クラス最高の性能、生産性、ローパワー解析技術を単一の統合検証プラットフォームとして提供します。」メンター・グラフィックス、Design Verification Technology Division、Vice President and General Manager、John Lenyoは、上記のように述べています。

まとめ

  • Questa Simulationによるリグレッションテストを最大4倍高速化
  • Questa SimulationとVisualizer Debug Environmentの組み合わせにより、速度とメモリサイズを2~5倍向上
  • Questa Verification Managementのカバレッジデータ収集を最大10倍高速化
  • Questa Formalアプリケーションの性能を最大8倍向上
  • Questa Power Aware SimulationがUPF 2.1に対応

メンター・グラフィックスについて
メンター・グラフィックス・コーポレーションは、世界中で成功を収めている電子機器メーカー、半導体企業、電子システム構築ベンダのニーズに応える製品をはじめとし、コンサルティンサービス、受賞歴を誇るサポートサービスを提供する、電子ハードウェアおよびソフトウェア設計開発ソリューションのグローバルリーダーです。1981年に設立されたメンター・グラフィックスは、過去12ヶ月間の売上高としておよそ12.4億米ドルを計上しており、本社はアメリカ合衆国オレゴン州ウィルソンヴィルに所在しています。メンター・グラフィックスについての詳しい情報は、www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

 

機能検証について

 

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
マーケティング部
エリソン 有理
E-mail: yuri_ellison@mentor.com