メンター・グラフィックス、 TSMCの
10nm FinFETプロセステクノロジで認証

2015年09月18日

メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、同社のCalibre® nmプラットフォームがTaiwan Semiconductor Manufacturing Company Ltd.(本社: 台湾新竹、以下TSMC)の10nm FinFET V0.9プロセス向けに認証されたことを発表しました。回路検証プラットフォームであるAnalog FastSPICE™ (AFS™) Platformも、回路とデバイスの両レベルにおいて認証を受けています。また、Olympus-SoC™デジタル設計プラットフォームの機能が強化され、TSMC10nm FinFETに向けた設計の効率的な検証と最適化が可能になりました。10nm FinFET V1.0プロセスを対象とした認証作業は現在も続いており、2015年の第4四半期に完了する見込みです。

メンター・グラフィックスはTSMCと協働し、10nm FinFETテクノロジを導入する両社共通の顧客に対してさまざまな新機能を提供しています。先端DP(ダブルパターニング)、DRC(デザインルールチェック)、TSMCフルカラーレイアウトメソドロジの可視化などの機能を追加し、Calibre nmDRC™、Calibre RealTimeによるレイアウトの生産性を向上させました。Calibre xACT™には新たな寄生モデルを実装し、Calibre nmLVS™のデバイスパラメータ抽出機能を強化してマルチパターンレイアウトとFinFETデバイスの回路シミュレーションを改善しました。加えて、10nmの信頼性要件を満たすために、電気故障の原因を特定するP2P抵抗、CD(電流密度)チェックをCalibre PERC™に追加しました。また、TSMC 10nmのフィル要件を満たすように、Calibre YieldEnhancerのSmartFill機能を拡張して製造性にも対応しました。

「メンター・グラフィックスとTSMCは、先端テクノロジの課題の特定と解決のために協力を続けてきました。メンター・グラフィックスはこのパートナーシップを通して、仕様を満たした設計を納期通りにリリースし、より競争力の高い製品をグローバル市場に供給できるように両社の顧客を支援していきます。」メンター・グラフィックス、Design to Silicon Division、Vice President and General Manager、Joseph Sawickiは、上記のように述べています。

「TSMCとメンター・グラフィックスの間には長年にわたる協力関係があり、数世代にわたるプロセスノードで革新的なソリューションを提供してきました。TSMCはこのパートナーシップをさらに進めて10nm FinFETでも3Dトランジスタのブレークスルーテクノロジのパワー、性能、密度を活用できるように両社の顧客を支援していきます。」TSMC、Design Infrastructure Marketing Division、Senior Director、Suk Lee氏は、上記のように語っています。

AFS Megaを含むAFS Platformは、TSMCのSPICEシミュレーションツール認証プログラムを通じ、10nm FinFETプロセステクノロジで製造する複数のリファレンス回路で認証されました。デバイスレベルの認証作業も進めています。AFS Platformは、アナログ、RF、ミックスシグナル、メモリ、カスタムデジタルの大規模ナノメータ回路を正確に検証できる高速プラットフォームです。AFS Megaは、組込みSRAMやその他のアレーベース回路を正確にシミュレーションします。

メンター・グラフィックスとTSMCの協業により、Olympus-SoC配置配線プラットフォームでも10nmプロセスのフルカラー対応が可能になりました。機能強化されたOlympus-SoCは、10nmフロアプランニング、複数のサイト/行をまたぐ制約を考慮する配置などの配置配線要件、ビア1の事前カラーリング配線、カラーを考慮した最小面積ルール、インクリメンタルなデザインルールに対応し、プロセスばらつきも考慮できるようになっています。

メンター・グラフィックスは、製品ラインの改良を進め、複数のプロセステクノロジに対応する設計/検証フローを効率化しました。例えば、SmartFill ECOのフィルフローを使用すると、最終段階で発生する変更にも容易に対応できます。Calibre製品のマルチパターニングに新たに加わったマルチパターニンググラフ削減機能は、ランタイムを短縮しデバッグの負荷を軽減します。またTSMCとの協働を通じて、Calibre nmDRCやCalibre RealTimeを用いたDelta-Vチェックの使い勝手とスピードを最適化し、DRCやDPチェックの複雑化にも対応しました。Calibre RealTimeと組み合わせてCalibre nmDRCのTSMC認証Calibre製品デックを使用すると、設計作業の効率化と全体的なターンアラウンドタイム(TAT)の短縮を達成できます。メンター・グラフィクスは今後もTSMCとのパートナーシップを進め、最先端のプロセステクノロジ向けに最適化され、かつ他の先端プロセステクノロジのフローも合理化できるEDAツールを顧客に提供していきます。

メンター・グラフィックスについて
メンター・グラフィックス・コーポレーションは、世界中で成功を収めている電子機器メーカー、半導体企業、電子システム構築ベンダのニーズに応える製品をはじめとし、コンサルティングサービス、受賞歴を誇るサポートサービスを提供する、電子ハードウェアおよびソフトウェア設計開発ソリューションのグローバルリーダーです。1981年に設立されたメンター・グラフィックスは、過去12ヶ月間の売上高としておよそ12.4億米ドルを計上しており、本社はアメリカ合衆国オレゴン州ウィルソンヴィルに所在しています。メンター・グラフィックスについての詳しい情報は、http://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

 

ICナノメータ設計について

 

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
マーケティング部
エリソン 有理
E-mail: yuri_ellison@mentor.com