技術文献

その他の技術文献

Calibre nmDRC/eqDRCの概要
オンデマンドWebセミナー

Posted in: 物理検証

プロセスが微細化されるにつれて、より物理現象を考慮した複雑な検証が必要になってきました。このWebセミナーでは、この問題に対処すべく、高精度な検証を効率よく既存のデザインフローへ導入するためのヒントをご紹介します。

所要時間: 33:21

Download

IPレベルのDRC疑似エラーを自動管理する画期的な方法

Posted in: 物理検証

知的財産(IP)ブロックには通常、デザイン・ルール・チェック(DRC)違反として認識されたものの、歩留まりを制限するクリティカルな欠陥とはみなされなかったため、ファウンドリ側で「除外」されたエラー(疑似エラー)が含まれています。こうした疑似エラーの情報はIPとともに受け渡されることはなく、IPをフルチップ設計に統合したときに再度同じエラーが出現してしまいます。その結果、それらが新たなDRC違反であるかどうかを再検討しなければなりません。本稿では、チップ・レベルで擬似エラーを識別および除外するために従来使用されてきたさまざまな手法を考察した後、チップ設計者がDRC結果を正確に把握し、デバッグ時間を最短化できる疑似エラーの新たな自動管理方式を提案します。

Download

22nm設計の物理検証におけるRDRとその影響

Posted in: 物理検証

プロセスばらつきはリソグラフィ技術と製造手法にとって考慮すべき大きな課題であり、先端ノード・チップの性能と歩留まりの両方に深刻な影響を及ぼしています。22nmチップの製造を可能にし、性能を確保するために検討されているアプローチの1つが、設計で許容されるパターンの種類や配置をより厳しく制限するというRDR(Restricted Design Rules)です。クリティカル・レイヤをグリッド化(パターンをグリッド上にのみ配置可能とする)すると、物理設計で使用できる領域が大幅に削減され、より厳しいデザイン・ルールを適用せざるを得ません。本稿では、グリッドの基礎、グリッドベースのRDR要件、RDRを厳格にチェックするための自動化方式について解説します。また、グリッドベースのRDRチェックをどうデバッグするかについても取り上げます。

Download

Calibre Pattern Matching: ビジュアル効果によるパターン・マッチング手法

Posted in: 物理検証

先端ノードの設計では、物理インプリメンテーションのクロージャ達成がますます困難になり、物理検証にかかる時間も長くなるほか、デバッグも難しくなり、長時間を要するようになるなど、多くの問題点が指摘されています。Calibre Pattern MatchingはSVRFの拡張機能であり、最先端ICプロセスで必要とされる複雑なルール・チェックを簡略化します。

Download

IPブロック・インテグレーションの際のDRC疑似エラーを自動管理

Posted in: 物理検証

IPベンダとファウンドリは、物理検証の対象となる知的財産(IP)設計プロセスにおいて、特定のデザイン・ルール・チェック(DRC)エラーを「除外」するかどうかを協議します。ただし、IPをフルチップ設計に統合し、フルチップレベルでの最終的なDRCを実行すると、これらのエラーは再び出現してしまいます。これらのエラーを識別する効率的な方法がないと、チップ設計者は除外されるべき疑似エラーをデバッグしたり、ファウンドリと疑似エラーに関する打ち合わせを繰り返したりすることに無駄な時間を費やさなければなりません。本稿では、チップレベルで疑似エラーをなくすために現在使用されている方法を調査し、DRCの結果から疑似エラーを自動的に特定、および削除する新たな手法について説明します。この新しい手法によって、チップ設計者は、これまでのエラーのデバッグや、ファウンドリとの疑似エラーに関する話し合いに費やされていた時間をなくすことができます。自動疑似エラー管理は、設計者がタイミング良く効率的な方法で正確なDRC結果を達成するうえで役立つだけでなく、検証フローから不要なサイクルをなくすことでTime-to-Marketを短縮します。

Download