メンター・グラフィックス、テストデータ量圧縮を
飛躍的に進化させる新製品Tessent ScanProを発表

2015年10月14日

メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、シリコンテストおよび歩留り向上のためのTessent®シリーズの新製品として、Tessent ScanProを発表しました。Tessent ScanProは、Tessent TestKompress® ATPG圧縮ソリューションで使用するテストパターンの量を大幅に削減する製品です。ICテストにかかるコストと時間はテストパターン量によって左右されます。Tessent ScanProを採用すると、チップメーカーは、より迅速かつコスト効率よく製品を出荷できるようになります。

Tessent ScanProの中核技術であるEDT(Embedded Deterministic Test)テストポイントは、局所的な回路変更を適用してテストパターン生成処理中に発生する論理アサインにおける競合を減らします。これにより、効率の良いパターン生成が可能となり、パターン数を大幅に削減します。EDTテストポイントは、メンター・グラフィックスの先端セルアウェア(セル内故障を考慮した)故障モデルなど、あらゆるタイプの故障モデルで生成されるパターンの数を効果的に減らします。

「設計規模の拡大に伴い、テスト時間の長期化が問題となっています。メンター・グラフィックスのEDTテストポイント技術を導入したところ、複数のテストケースでテスト品質を落とすことなくテストパターン数を1/3から1/4にまで削減できました。」Marvell、NCD DFT Manager、Erez Menahem氏は、上記のように述べています。

Tessent ScanProは、EDTテストポイントを自動挿入し、設計の性能やスケジュールに影響を与えません。解析ステップと挿入ステップはあらゆるDFT(Design For Test: テスト容易化設計)フローに容易に適合し、テストポイントの場所はタイミングクロージャに影響を及ぼさないよう慎重に選択されます。加えて、ユーザは配置に関する多数の制約を制御できます。

「設計が大規模化し品質要件も厳しくなるなか、顧客はテストコストの削減に注力しています。Tessent ScanProのEDTテストポイント技術は、テスト圧縮を劇的に進化させます。Tessent TestKompressソリューションと組み合わせると、全体的なテストデータ量を1/200から1/400、設計によってはそれ以上の圧縮を可能にします。」メンター・グラフィックス、Product Marketing Director、Steve Paterasは、上記のように述べています。

さらにTessent ScanProは、包括的な先端スキャンDFT機能も提供します。最も効果的なスキャンアーキテクチャを生成、追加することにより、ゲートレベルのネットリストを直ちにスキャンテスト/パターン圧縮可能な設計へと変換します。また、テストの限界を探るために設計を解析するとともに、テスト関連DRC(デザインルールチェック)を実行して必要な場合には違反箇所を自動修正します。コアベース階層型DFT手法の専用/共用ラッパーセル挿入にも対応しています。

メンター・グラフィックスについて
メンター・グラフィックス・コーポレーションは、世界中で成功を収めている電子機器メーカー、半導体企業、電子システム構築ベンダのニーズに応える製品をはじめとし、コンサルティングサービス、受賞歴を誇るサポートサービスを提供する、電子ハードウェアおよびソフトウェア設計開発ソリューションのグローバルリーダーです。1981年に設立されたメンター・グラフィックスは、過去12ヶ月間の売上高としておよそ12.4億米ドルを計上しており、本社はアメリカ合衆国オレゴン州ウィルソンヴィルに所在しています。メンター・グラフィックスについての詳しい情報は、www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

 

シリコンテストおよび歩留まり解析について

 

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
マーケティング部
エリソン 有理
E-mail: yuri_ellison@mentor.com