Technology Reports 2007

ナノメータLSIの量産に不可欠なテストパターン圧縮技術

ホワイトペーパーの全文はこちらからから

はじめに

半導体製造プロセスの進化に伴い、故障発生メカニズムは著しく変化しています。出荷製品の品質レベルを維持しつつ設計規模の増大に対応するには、ストラクチュアル・テスト(スキャンテスト)を強化してDPM(Defects Per Million)をさらに低減させることが不可欠です。当然テストパターン・ボリュームが肥大化するため、テストパターンの圧縮がテストコスト低減の鍵となります。国際半導体技術ロードマップ(ITRS)によると、2008年までに必要なデータ量圧縮率は200倍ですが、産業界が求めるテスト品質に対応するために必要な圧縮率は今後5年間で指数関数に増大する見込みです。

本稿では、2007年10月に発表されたテスト圧縮の新技術であるメンター・グラフィックスの TestKompress Xpress(以下Xpress)をご紹介します。この特許技術により、スキャンテストパターンを100倍以上の率で圧縮できるようになります。しかも、ツールの使用方法は従来のTestKompressと何ら変わりありません。

シリコンプロセスの進化により引き起こされる次のテスト課題

LSIメーカーにとって、製造工程のテストを「すり抜け」てしまった欠陥デバイスが顧客に納入されてしまうことだけは、何としても避けなければなりません。現在半導体デバイスの出荷テストとしてはストラクチュアル・テスト(スキャンテスト)が主流ですが、初期のスキャンテストでは、縮退故障モデルによるスタティック故障が対象でした。しかし製造プロセスが130nm以下になると、遅延(遷移)関連の欠陥が顕著になり、微細化が進んだプロセスでは、At- speedテストが(縮退故障テストに加えて)、出荷テストのメニューに標準的に加えられています。65nm以下に移行した半導体メーカーは、より高度な他の故障モデル、つまりテストパターンタイプに関心があり、極めて検出困難な故障も対象にしています。

微細化が進む度にテストパターンタイプが追加されると、テストデータ量と共にテスト時間も飛躍的に増大します。At-speedテストパターンだけでも、縮退故障検出用のテストと比べるとテストパターン・ボリュームが3~5倍に膨れ上がり、テスト時間、製品コストに深刻な影響を及ぼします。

パターン圧縮の必要性

激増するテストデータ量を扱うには、「圧縮スキャンテスト」が必要です。圧縮スキャンテストでは、テスタとチップ内のスキャンチェーンとの間にテスト用のインタフェース回路を設けます。テスタには圧縮されたテストパターンが格納されています。インタフェース回路は、テストパターンの入力側が伸長(Decompressor)回路、出力側が圧縮(Compactor)回路と呼ばれ、テスタからの圧縮されたテストパターンをDecompressorによって元に戻し、テスト結果の出力データをCompactorで圧縮してからテスタに返します。この方法でテストデータ量を(テスタ側から見て)削減することにより、テストのスループットは数桁も改善されます。

圧縮を妨げるX値

高圧縮率を実現する上で非常に大きな問題点の1つとして、テスト時の不定値(X値)の取り扱いが挙げられます。どのような回路にもテスト時にX値が発生する可能性がありますが、発生原因は様々です。テスト時に制御不可能な回路中の非スキャンセルや、テスト時に初期化されないエンベデッドメモリ、アナログ回路ブロック、フォルスパス、マルチサイクルパスなど、多様な発生源があります。X値の取り扱いを間違えると、テストパターン圧縮効率が著しく損なわれる可能性があります。TestKompressは従来からX値対策の特許技術(Xマスキング回路)を擁していましたが、今後さらに高い圧縮率を実現するには、従来のXマスキング回路だけでは不十分になってきました。

X値問題の新しいソリューション: Xpress

X値問題に対して、メンター・グラフィックスが特許を持つ圧縮回路(Xマスキング回路)を用いると、テスト出力パターン(回路からの出力期待値)に含まれるX値を選択的にマスクすることができます。そのため、テストカバレッジの低下を抑制し、高テスト品質を維持することができます。

Xpressは、上記のXマスキング回路をさらに一歩高いレベルに引き上げる技術です。Xpressは、従来の TestKompressよりさらに効率的にX値をマスクするため、テストセットをよりコンパクトに圧縮できます。X値マスキング機能(Xが発生するスキャンチェーンの選択マスキング機能)が強化されただけでなく、Xpressではソフトウェア圧縮機能も強化されており、X値が多くないデザインの場合でも実効圧縮率を大幅に向上させることができます。実際の顧客データを用いて評価を行った結果、図2に示す通り、Xpressを使用することにより、100 倍以上の圧縮率を実現しています。

Xpressの特許技術は、基本的に従来と同じTestKompressのEDTアーキテクチャ(Decompressor; Compactor)で構築されていることから、ユーザの視点からは、設計フローやテストフローは従来のTestKopmressと全く同じです。X値マスキング回路による制御機能は全てテストパターンの中にATPGが設定するので、パターン生成フローも従来と変わりません。

まとめ

テスト品質の維持・確保はナノメータ時代の半導体回路集積技術の鍵を握りますが、これはテスト圧縮技術によって支えられると言っても過言ではありません。デザインルール世代が移行する度に、絶えず圧縮率の向上が必要になります。2001年にメンター・グラフィックスが発表したTestKompressは、市販EDAツールとして初めての圧縮スキャンATPGです。以来、幾度か重要な機能が拡張され、実効圧縮率も2001年の 10倍から今回のXpressによる100倍超へと大幅に向上しています。

先駆的な新技術を次々と導入することにより、TestKompressは圧縮スキャンATPGをリードし続けます。メンター・グラフィックスは、これから数年で1000倍の圧縮率を実現するよう邁進しています。