Siemens EDA Forum 2021 -
アナログ検証のポストレイアウト・シミュレーションのボトルネックへの対応
Web Seminar
主催
申込み方法
「参加登録」のボタンをクリックして、ウェビナー登録フォームページにアクセスし必要事項をご入力ください。
ご注意
- 弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、ウェビナーへの登録、参加をお断りする場合がございます。あらかじめご了承ください。
- ご所属企業の連絡先でご登録ください。
（フリーメールアドレス、携帯電話アドレスでの登録は受け付けておりません） - プログラムや日程は予告なく変更になる可能性がございます。予めご了承ください。
ウェビナーに関するお問い合わせ先
シーメンスEDAジャパン株式会社
コーポレートマーケティング部
E-mail: mgj_seminar@mentor.com
概要
アナログおよびミックスドシグナルの設計（AMS設計）は、今日のテクノロジ環境全体に浸透しています。人々の暮らしを豊かにする先進技術を支える半導体（IC）の分野では、扱うデータが急速に拡大し、高性能コンピューティング、通信、自動車、モノのインターネット（IoT）に関連する新しい設計や要件が爆発的に増加しています。これにより、パフォーマンス、サイズ、コストの要件を満たすために、LSIのトレンドとしてプロセスジオメトリの微細化が進んでいます。複雑な設計の絶え間ないスケーリングは、アナログ検証に多くの機会をもたらすと同時に、新たな課題を突きつけています。
本ウェビナーでは、最新のAnalog FastSPICE（AFS）プラットフォームに追加された革新的テクノロジであるAnalog FastSPICE (AFS) eXTremeが、ポストレイアウト・シミュレーションのボトルネックを取り除き、現在および将来のアナログ検証要件にどのように対処するかについて解説します。
プログラム
セッション: シーメンスのアナログIC設計シミュレーション・フロー
- ディープ・ナノメータ設計におけるAMS回路のトレンド
- Analog FastSPICE eXTremeの紹介
- お客様の適用例
- まとめ
Q&A
ウェビナーが対象とする技術エリア
- 回路図入力
- アナログIC設計シミュレーション
- 波形ビューア解析
対象
- アナログIC設計エンジニア
- 設計エンジニアリング マネージャー
- CADマネージャー
- CADエンジニア