1. Home
  2. イベント
  3. Siemens EDA Forum 2021 - シーメンスEDAの最新フォトニクス設計環境

Siemens EDA Forum 2021 -
シーメンスEDAの最新フォトニクス設計環境

イベント情報

開催日時:2021年9月28日(火)11:00~12:00(受付: 10:45~)
会場:オンライン

申込み方法

「参加登録」のボタンをクリックして、ウェビナー登録フォームページにアクセスし必要事項をご入力ください。

ご注意

  • 弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、ウェビナーへの登録、参加をお断りする場合がございます。あらかじめご了承ください。
  • ご所属企業の連絡先でご登録ください。
    (フリーメールアドレス、携帯電話アドレスでの登録は受け付けておりません)
  • プログラムや日程は予告なく変更になる可能性がございます。予めご了承ください。

ウェビナーに関するお問い合わせ先

シーメンスEDAジャパン株式会社
コーポレートマーケティング部
E-mail: mgj_seminar@mentor.com

概要

シリコンフォトニクスの設計環境においては、従来のレイアウトを中心とした設計手法に加え、PDKを使用したレイアウトドリブン手法、さらには回路図ドリブン手法の採用が促進しています。また、レイアウトの自動配置配線など大規模設計に対する自動化の推進やレイアウトが設計ルールを満たして正しく製造できるか検証を行うDRCが必須となってきています。本ウェビナーでは、シーメンスEDAが提供するシリコンフォトニクス向け最新設計環境について解説いたします。

プログラム

セッション: シーメンスEDAの最新フォトニクス設計環境

設計者にとって最も効率の良いフォトニクス設計環境を柔軟に構築していただくために、「レイアウトセントリック」、「Pythonスクリプトドリブン」、「スケマティックドリブン・レイアウト」、「Pythonスクリプトによるレイアウト自動化」など複数の手法をご紹介いたします。また、DRC検証で疑似エラーに悩まされている設計開発者にCalibre nmDRCでどのように疑似エラーが回避ができるかの手法についてもご紹介いたします。

Q&A

ウェビナーで学べること

  • シーメンスEDAのシリコンフォトニクスの設計環境
  • シミュレーションパートナー(Ansys、Luceda、Optiwave、VPIphotonic)との統合
  • フォトニクス用レイアウトの概要
  • 疑似エラーの回避が可能なCalibre nmDRC検証環境
  • PDKの対応状況

ウェビナーが対象とする技術エリア

  • フォトニクスレイアウト
  • フォトニクスレイアウト検証
  • フォトニクスレイアウトとシミュレータとの統合

対象

  • フォトニクス設計エンジニア
  • 設計エンジニアリングマネージャー
  • CADマネージャー
  • CADエンジニア