FPGA設計
最新の複雑なFPGAをターゲットにした新しいクラスのデザインに、あなたのFPGAデザインフローは対応できていますか？他のツールと連携していないポイントツールに悩まされていませんか？希望する開発予算内でQoR目標を達成できますか？PCBチームとFPGAチームが協力してシステム全体の制約を達成できますか？そのような悩みがあれば、シーメンスEDAのFPGA設計フローが解決策となります。
シーメンスEDAの完全なFPGA設計フロー
シーメンスEDAのFPGA設計ソリューションは、FPGA設計、合成、検証、等価性チェック、PCB設計を統合したプラットフォームを提供し、設計のQoR目標とシステム制約要件の両方を満たすとともに、FPGA設計の開始時点から基板にいたるFPGA開発フローを加速させます。
トレンドとテクノロジ
新たな水準のFPGA設計とメソドロジ
5G、機械学習（ML）、AIといった急速な進化を遂げている市場やセーフティ・クリティカル／高信頼性設計の分野に、FPGAが多用される機運が高まっています。このクラスのデザインには、高位合成（HLS）やシングルイベント効果（SEE: Single Event Effect） の緩和といった新しいメソドロジの導入が不可欠であり、また大規模デザインのデバッグと検証といった課題があります。
安全性と信頼性に優れたFPGA設計
セーフティ・クリティカルな分野に適したPrecision Hi-Relは、放射線、振動といった環境条件に起因するソフトエラーの発生と伝播の確立を抑えるため、検出、マスキング、緩和などのフェールセーフの仕組みを提供します。
FPGAをターゲットとしたC++/SystemC設計の採用を加速
atapult高位合成ツールとPrecision FPGA Synthesisの緊密な統合と、優れた算術演算子の推定機能は、C++/SystemCによる高位設計プロジェクトでの最適QoRの達成と迅速な設計クロージャーには不可欠です。
ゲートレベルのシミュレーションに時間がかかりすぎていませんか？
FormalProとPrecision FPGA Synthesisの統合により、複雑なDSPとRAMを含むゴールデンRTLに対して、合成されたゲートレベルネットリストの検証が桁違いに速くなります。
FPGA設計ソリューション
シーメンスEDAのFPGA設計ソリューションは、EDA業界最高の完成度とパフォーマンスを誇り、FPGA設計から基板までの統合的なフローを提供します。
