配置配線（P&R）

短く競争力がある設計時間で、最高の結果品質（QoR）を得るにはどうすればよいでしょうか？先端プロセスノードでのデザイン実装の課題を解決するには、新しい配置配線パラダイムが必要です。

トレンドとテクノロジ

デジタル配置配線の課題

設計の複雑さ、消費電力（パワー）、性能、面積の目標、および市場投入期間の管理が、最新のSoC設計で非常に重要な課題となっています。デザインルールの複雑さとタイミングの問題から、設計収束がこれまで以上に難しくなり、配置配線のパラダイムシフトが求められています。

DRC収束を効果的に達成

マルチパターニング技術、EUVリソグラフィ、高さの異なるセルを多用することで、配置配線が複雑になっています。DRC収束を効果的に達成するには、配置配線技術を根本的に変える必要があります。

競争力のあるPPAを提供

市場は、ローパワーで高性能なICを求めています。画期的な最適化技術を使えば、タイミングと面積の目標を達成しながら開発コストを制御し、電力消費を最小限に抑えることができます。

収束までの期間を短縮

配線とビアの抵抗が増加し、配線後の正確なタイミング予測がこれまでになく困難になっています。フローの早い段階に詳細配線を可視化することで、イタレーションを避け、PPAを改善して収束までの期間を短縮します。